[发明专利]一种缩短循环码纠错译码算法的集成电路实现方法及电路无效
| 申请号： | 01133292.1 | 申请日： | 2001-09-27 |
| 公开（公告）号： | CN1411151A | 公开（公告）日： | 2003-04-16 |
| 发明（设计）人： | 何志阔 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H03M13/15 | 分类号： | H03M13/15 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518057 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种缩短循环码纠错译码算法的集成电路实现方法及电路，其包括如下步骤a、由伴随式计算单元根据输入码字R(x)计算伴随式S(x)；b、将所述的各个伴随式S(x)分别送入相应的伴随式修正单元进行修正，得到修正后的伴随式系数P(x)；c、将所述各个伴随式系数P(x)输入错误位置定位单元，根据条件判别式分析判断，在错误发生的地方错误位置定位单元输出纠错比特E(x)；d、将所述的纠错比特E(x)和通过K级缓冲器的信息码元R(x)进行异或运算，输出纠错后的码元V(x)。其电路包括缓存器、若干伴随式S(x)计算单元、相应的伴随式修正单元、异或运算电路以及一个错误位置定位单元。 | ||
| 搜索关键词： | 一种 缩短 循环码 纠错 译码 算法 集成电路 实现 方法 电路 | ||
【主权项】：
1、一种高效BCH译码算法的ASIC实现方法，其特征在于包括如下步骤：a、由伴随式计算单元根据输入码字R(x)计算伴随式S(x)；b、将步骤a所述的各个伴随式S(x)分别送入相应的伴随式修正单元进行修正，得到修正后的伴随式系数P(x)；c、将步骤b所述的各个伴随式系数P(x)输入错误位置定位单元，根据条件判别式如P13(1+P1+P13)+P3(1+P1+P12+P13+P3)+P5(1+P1)=0分析判断，在错误发生的地方错误位置定位单元输出纠错比特E(x)；d、将步骤c所述的纠错比特E(x)和通过K级缓冲器的信息码元R(x)进行异或运算，输出纠错后的码元V(x)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01133292.1/，转载请声明来源钻瓜专利网。
- 上一篇：显色纸膜光度分析法
- 下一篇：离子质谱违禁物品探测装置、方法及用途
- 同类专利
- 专利分类
