[发明专利]使用金属硬罩幕的双镶嵌制程无效
申请号: | 01134239.0 | 申请日: | 2001-10-26 |
公开(公告)号: | CN1414622A | 公开(公告)日: | 2003-04-30 |
发明(设计)人: | 徐震球;李世达 | 申请(专利权)人: | 矽统科技股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/283;H01L21/3205;H01L21/31 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 刘朝华 |
地址: | 台湾省新*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种使用金属硬罩幕的双镶嵌制程,半导体基底包含有一导线结构、介电分隔层、低介电常数的介电层、金属材质的第一硬罩幕以及第二硬罩幕;于第二硬罩幕中形成第一开口;于第一硬罩幕中形成第二开口,第二开口位于第一开口下方,且第二开口的口径小于第一开口的口径;将未被第一硬罩幕覆盖的介电层去除,直至曝露介电分隔层形成一介层洞;将未被第二硬罩幕覆盖的第一硬罩幕去除;将未被第一硬罩幕覆盖的介电层去除,直至到达一预定深度,于介层洞上方形成一渠沟,介层洞与渠沟构成一双镶嵌开口。具有提升导电层的填充双镶嵌开口的能力。缩短RC延迟时间、减少金属内连线之间的干扰频率,不需另外制作抗反射涂层,使制程简化及制作成本降低。 | ||
搜索关键词: | 使用 金属 硬罩幕 镶嵌 | ||
【主权项】:
1、一种使用金属硬罩幕的双镶嵌制程,其特征是:它包括下列步骤:(1)提供一半导体基底,其包含有一导线结构、一介电分隔层覆盖于该导线结构上、一低介电常数的介电层形成于该介电分隔层上;(2)该介电层表面上形成一第一硬罩幕,且该第一硬罩幕由金属材质所构成;(3)该第一硬罩幕表面上形成一第二硬罩幕;(4)该第二硬罩幕中形成一第一开口,该第一开口位于该导线结构上方;(5)该第一硬罩幕中形成一第二开口,该第二开口位于该第一开口下方,且该第二开口的口径小于该第一开口的口径;(6)将未被该第一硬罩幕覆盖的该介电层去除,直至曝露该介电分隔层,以形成一介层洞;(7)将未被该第二硬罩幕覆盖的该第一硬罩幕去除;(8)将未被该第一硬罩幕覆盖的该介电层去除,直至到达一预定深度,于该介层洞上方形成一渠沟,该介层洞与渠沟构成一双镶嵌开口。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽统科技股份有限公司,未经矽统科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/01134239.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种传动链环及其在变速器中的应用
- 下一篇:高阻隔层状中空容器及其制备工艺
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造