[发明专利]减少集成电路时钟偏离的方法及装置无效
| 申请号： | 01136242.1 | 申请日： | 2001-10-11 |
| 公开（公告）号： | CN1412640A | 公开（公告）日： | 2003-04-23 |
| 发明（设计）人： | 陈健铭;李明宪 | 申请（专利权）人： | 矽统科技股份有限公司 |
| 主分类号： | G06F1/12 | 分类号： | G06F1/12 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 李强 |
| 地址： | 台湾省新*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种减少集成电路时钟偏离(clockskew)的方法及装置，该集成电路具有数个电路区块(circuitblock)，该方法包括下列步骤提供第一时钟讯号源耦接至这些电路区块中的第一电路区块的时钟讯号输入端，且提供第二时钟讯号源耦接至这些电路区块中的第二电路区块的时钟讯号输入端，当第二电路区块需依据第一时钟讯号源的时钟频率与第一电路区块进行同步操作时，将第二电路区块的时钟讯号输入端切换至第一时钟讯号源并与其耦接，使第一电路区块和第二电路区块在相同的第一时钟讯号源下工作；而该装置至少包含一第一多工器以及一第二多工器，具有大体上相同的结构，使第一时钟讯号源的时钟讯号经过第一多工器与第二多工器所延迟的时间相同。 | ||
| 搜索关键词： | 减少 集成电路 时钟 偏离 方法 装置 | ||
【主权项】：
1.一种减少集成电路时钟偏离(clockskew)的方法，该集成电路具有复数个电路区块，其特征是：该方法至少包含下列步骤：提供一第一时钟讯号源耦接至该等电路区块中的一第一电路区块的时钟讯号输入端；提供一第二时钟讯号源耦接至该等电路区块中的一第二电路区块的时钟讯号输入端；以及当该第二电路区块需依据该第一时钟讯号源的时钟频率与该第一电路区块进行同步操作时，该第二电路区块的时钟讯号输入端切换至该第一时钟讯号源并与其耦接，使该第一电路区块和该第二电路区块在相同的该第一时钟讯号源下工作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于矽统科技股份有限公司，未经矽统科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01136242.1/，转载请声明来源钻瓜专利网。
