[发明专利]分时控制数字匹配滤波装置无效
| 申请号： | 01136721.0 | 申请日： | 2001-10-22 |
| 公开（公告）号： | CN1140080C | 公开（公告）日： | 2004-02-25 |
| 发明（设计）人： | 张效义;于宏毅;蔡斌;胡捍英;刘正军 | 申请（专利权）人： | 信息产业部电信传输研究所;中国人民解放军信息工程大学 |
| 主分类号： | H04J13/02 | 分类号： | H04J13/02;H03H17/02 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 10004*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 任何CDMA通信系统为了实现扩频码的捕捉、跟踪及数据解扩，都必须采用一组匹配滤波器或相关器或两者的组合。采用多个匹配滤波器或匹配滤波器与相关器的组合都会使系统有较高的实现复杂度；只采用相关器会使扩频码捕捉时间大大加长，不利于快速捕捉。本发明提出一种新的分时控制数字匹配滤波装置，其在一个基本节拍内可完成对多个本地码的分时匹配运算，同时，可实现一倍码片速率取样或多倍码片速率取样的数字匹配滤波运算。利用本发明可以以较低的实现复杂度有效地实现扩频码的快速捕捉与扩频信号接收。 | ||
| 搜索关键词： | 分时 控制数字 匹配 滤波 装置 | ||
【主权项】：
1.分时控制数字匹配滤波装置包括基本数字匹配滤波器单元和基本数字匹配滤波器的本地码分时加载单元，其特征在于：①基本数字匹配滤波器单元由输入数据移位寄存器单元、抽头匹配乘法器单元及求和加法器单元构成，其中：数据移位寄存器单元与抽头匹配乘法单元相连，完成数据延迟线功能；抽头匹配乘法器单元与求和加法器单元连接，共同完成输入数据与本地码的匹配运算；②本地码分时加载单元由本地码锁存器组和本地码分时控制模块构成，其中：本地码锁存器组与分时控制模块连接，完成本地码的动态加载，以实现多个不同本地码的匹配运算，本地码分时控制模块由分时控制多路数据选择器组成它顺序输出本地码并连接到所述基本数字匹配滤波器的本地码输入。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于信息产业部电信传输研究所;中国人民解放军信息工程大学，未经信息产业部电信传输研究所;中国人民解放军信息工程大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01136721.0/，转载请声明来源钻瓜专利网。
