[发明专利]用于重构游程受约束序列的器件

摘要

描述了一种用于从代表所述序列的模拟输入信号(Si)中重构游程受约束的n进制数字序列的器件，该器件包括用于接收所述信号(Si)的输入(1)，它耦合到用于对输入信号(Si)进行时间离散采样的采样单元(2)。该器件还包括一个分区度量计算单元(3)，用于计算已采样输入信号(Ss)的后续样本(Ssn)的分区度量值(BMs，n)的集合。分区度量值集合中的每一个是样本(Ssn)的幅值对应于特定状态(S)的似然性的指示，一个状态定义被为一个n进制数字序列。该器件还包括一个延迟单元(4i)，它形成延迟单元的延迟链(4)的一部分。延迟链中的第一延迟单元(4a)耦合到分区度量计算单元(3)上。该器件还包括全程度量计算单元的全程度量计算链(5)，该全程度量计算链(5)包括一个或多个具有与延迟单元(4g)耦合的第一输入(5b1)和与前面的全程度量计算单元(5a)耦合的第二输入(5b2)的全程度量计算单元(5b)。全程度量计算单元(5a)从分区度量值(BMs，n)中计算出全程度量值(PMs，n－k)，全程度量值是样本序列相应于状态序列的似然性的指示。

主权项

1.用于从代表所述序列的模拟输入信号(Si)中重构游程受约束的n进制数字序列的器件，该器件包括：一个用于接收所述信号(Si)的输入(1)，一个用于对输入信号(Si)进行时间离散采样的采样单元(2)，一个分区度量计算单元(3)，用于对已采样输入信号(Ss)的后续样本(Ssn)计算分区度量值(BMs，n)的集合，分区度量值集合中的每一个是样本(Ssn)幅值相应于特定状态(S)的似然性的指示，一个状态被定义为一个n进制数字序列，一个用于对度量值进行延迟的延迟单元(4i)，一个耦合到延迟单元(4i)的全程度量计算单元(5a)，用于从分区度量值(BMs，n)计算全程度量值(PMs，n-k)，全程度量值是样本序列相应于状态序列的似然性的指示，一个用于提供重构的游程受约束n进制数字序列的输出(6)其特征在于延迟单元(4i)形成延迟单元的延迟链(4)的一部分，延迟链的第一延迟单元(4a)耦合到分区度量计算单元(3)，并且全程度量计算单元(5a)形成全程度量计算单元的全程度量计算链(5)的一部分，全程度量计算链(5)包括一个或多个具有与延迟单元(4g)耦合的第一输入(5b1)和与前面的全程度量计算单元(5a)耦合的第二输入(5b2)的全程度量计算单元(5b)。