[发明专利]时钟发生电路以及包含这种时钟发生电路的再生音频信号的集成电路

摘要

时钟发生电路和用于从信息载体读取信息/向信息载体写入信息的装置。根据本发明的时钟发生电路(30)包括用于从输入时钟信号产生第一中间时钟信号(CLa)的分频器(46)。第一逻辑单元(47)组合输入时钟信号(CLin)和中间时钟信号(CLa)。电路(30)还包括时钟双稳态单元(48)，它具有耦合到第一逻辑单元(47)的输出端的时钟输入端、数据输入端和数据输出端；第二逻辑单元(49)，它具有从同步模块(51)接收同步信号(SorR)的选择输入端，同步模块(51)具有接收参考时钟信号(CL1)的输入端(7a)。所述同步信号控制在反馈模式和复位模式之间选择。在反馈模式中，第二逻辑单元(49)将数据输入端逻辑反相地耦合到数据输出端，而在复位模式中，第二逻辑单元(49)向数据输入端提供复位值。数据输出端提供输出时钟信号(CLout)。根据本发明的时钟发生电路特别适合于从信息载体(1)读取信息/向信息载体写入信息的装置。

主权项

1.时钟发生电路(30)，它包括：用于接收输入时钟信号(CLin)的输入端(35，45)，用于从所述输入时钟信号产生第一中间时钟信号(CLa)的分频器(46)，用于组合所述输入时钟信号(CLin)和所述中间时钟信号(CLa)的第一逻辑单元(47)，具有耦合到所述第一逻辑单元(47)的输出端的时钟输入端以及数据输入端和数据输出端的时钟双稳态单元(48)，第二逻辑单元(49)，它具有用于接收来自同步模块(51)的同步信号(SorR)的选择输入端，该同步模块具有用于接收参考时钟信号(CL1)的输入端(7a)，所述同步信号控制在反馈模式和复位模式之间进行选择，在所述反馈模式中，所述第二逻辑单元(49)将所述数据输入端逻辑反相地耦合到所述数据输出端，而在所述复位模式中，所述第二逻辑单元(49)向所述数据输入端提供复位值。耦合到所述数据输出端、用于提供输出时钟信号(CLout)的输出端(6)。