[发明专利]以高速缓存连贯性为基础的高速缓存线的预加载和预控制有效
申请号: | 01814398.9 | 申请日: | 2001-06-07 |
公开(公告)号: | CN1447940A | 公开(公告)日: | 2003-10-08 |
发明(设计)人: | K·赖;W·-H·王;S·罗宾逊;J·-K·佩尔;S·张 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F12/08 | 分类号: | G06F12/08 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 吴立明,王勇 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一个高速缓存管理系统,在各种实施例中包括预加载和预控制功能以便提高在共享存储器分布式高速缓存多处理器计算机系统中的高速缓存效率。在本发明的一些实施例中包含一个无效历史数据表格用于通过修改过的或未修改过的无效来记录无效的高速缓存线的线地址,使用上述技术可以得到如下效果:通过监控一种总线,该总线用于记录在无效历史数据表格里的高速缓存线的线地址,这样就可以把记录在无效历史数据表格里的、无效的高速缓存线的高速缓存线地址重装入高速缓存中。在更进一步的一些实施例中,当命中另一个处理器的相同线被检测到的时候,或者当在另一个处理器的高速缓存中的相同线是无效的时候,一个与每个L2高速缓存输入都有关的写回位记录,并且仅当被写回的线具有已经被设置的写回位时,系统将在被选择的本地高速缓存中广播多个写回。 | ||
搜索关键词: | 高速缓存 连贯性 基础 加载 控制 | ||
【主权项】:
1.一个共享存储器多处理器计算机系统,包括:多个处理器;一个连接多个处理器的总线;多个本地高速缓存;一个与每个本地高速缓存有关的高速缓存无效历史数据表格;和一个与每个本地高速缓存有关的高速缓存控制器,每个高速缓存控制器都可操作通过记录在无效历史数据表格中的无效的高速缓存的线地址以跟踪无效的高速缓存线,并且更进一步地可操作通过监控总线使记录在无效历史数据表格里的无效的高速缓存线重新生效而所述的总线用于记录在无效历史数据表格中的高速缓存线的高速缓存线地址、用于相关的高速缓存线数据,以及通过使用与被记录的高速缓存线地址有关的高速缓存线数据更新无效的高速缓存线数据使记录在无效历史数据表格里的无效的高速缓存线重新生效。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/01814398.9/,转载请声明来源钻瓜专利网。
- 上一篇:洗眼装置
- 下一篇:光学元件驱动装置及光盘装置