[发明专利]有软/硬件环压缩的先进先出写/后进先出读跟踪缓冲器

摘要

在一个实施例中，用于流水线处理器(DSP)的跟踪缓冲器电路可以包括在写操作时按先－进先－出(FIFO)寄存器操作和在读操作时按后进－先出(LIFO)操作的互联寄存器的串联。在写操作时，转移目标/源地址对可以写入跟踪缓冲器寄存器的第一对，并且每个寄存器的内容可以向上游移位一个寄存器。跟踪缓冲器还可以包括使用硬件和软件环对程序流压缩的结构。有效位可以分配给跟踪缓冲器中的每个指令地址并具有并行结构的有效位缓冲器，跟踪缓冲器可以提供有效位的跟踪。

主权项

1.一种跟踪缓冲器电路，包括：多个互联的寄存器，包括输入和输出指令地址的第一终端寄存器、和第二终端寄存器、和连接在所述第一终端寄存器和所述第二终端寄存器之间的多个中间寄存器；和一个写路径，在写操作情况下在所述多个互联的寄存器之一将指令地址向第二终端寄存器移位两个寄存器。