[发明专利]具有锁存控制器的异步管线

摘要

一种可高速操作的异步管线在其数据通路中使用简单的透明锁存器和在每一管线级上使用了小型锁存控制器。利用请求信号和确认信号进行彼此通信。请求信号上的每一个跃迁表示新数据项的到达。每一管线级包括：数据锁存器，其正常可使数据通过；及锁存控制器，其可使数据锁存器有效和无效。请求信号和数据输入到数据锁存器中。一旦管线级锁存数据，就产生完成信号，其被发送至锁存控制器，作为确认信号发送至前一级，作为请求信号发送至下一级。锁存控制器在接收到完成信号时可使锁存器无效，从下一级接收到确认信号时可使数据锁存器重新有效。对于正确的操作是，输入数据稳定后，请求信号必须到达级。异步管线可合并逻辑元件便于组合数据，还可合并用于请求、确认和完成信号的匹配的延迟元件。异步管线还可合并时钟CMOS逻辑门。在异步管线设计中还可提供分支和连接结构。

主权项

1.一种在环境中用于处理数据的异步数字管线电路，所述环境提供用于处理的数据和第一请求信号，所述电路包括：第一处理级，所述第一处理级包括：第一锁存控制器，其用于响应从环境中所接收的第二确认信号和从第一数据锁存器接收的第一完成信号，锁存控制器设计为：当接收到第二确认信号时，用来确定有效信号有效，及当接收到第一完成信号时，用来确定第一有效信号无效；第一数据锁存器，其具有建立时间，并设计为从环境中接收数据和第一请求信号，其中，第一请求信号上的每一信号跃迁表示为一个新数据项，第一数据锁存器通过响应有效信号而具有有效相和无效相，其中，在有效相中，数据锁存器有效，以便使数据通过第一数据输出端，及在无效相中，数据锁存器无效，因此，在有效相中，通过数据输出端的数据还将第二请求信号传递到环境中，将第一确认信号传递到环境中，及将第一完成信号传递到锁存控制器中。其中，延迟时间包括接收第一请求信号至传递第一完成信号与第一锁存控制器无效第一有效信号相关的延迟时间及数据锁存器的建立时间t_su，其关系可由下式给出：treqN-doneN+tLCNl>tsu]]>