[发明专利]包括多个连接到通信总线并按其各自功能寻址的处理器单元的并行电子架构无效
| 申请号： | 01822088.6 | 申请日： | 2001-12-21 |
| 公开（公告）号： | CN1486460A | 公开（公告）日： | 2004-03-31 |
| 发明（设计）人： | 埃尔万·拉瓦雷斯;劳伦特·特雷梅尔 | 申请（专利权）人： | 瓦尼有限公司 |
| 主分类号： | G06F9/48 | 分类号： | G06F9/48 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 付建军 |
| 地址： | 法国克*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 这种并行电子架构包括连接到一条通信总线的多个处理器单元(1a、1b、…、1n)，每个单元都适于自动执行一个或多个预先定义的任务。对每个处理器单元进行配置，使得它的每个任务都关联到一个头部，每个处理器单元都适于使用以下协议与其它处理器单元进行通信：在总线上发送一条消息，包括指明一项功能的一个头部，并且可能包括由一个或多个字组成的帧，每个处理器单元都适于对总线上的每个头部进行解码，作为所述头部数值的一种功能，或者忽略总线上的信息，或者执行与所述消息的头部相关联的任务。 | ||
| 搜索关键词： | 包括 多个连 接到 通信 总线 各自 功能 寻址 处理器 单元 并行 电子 架构 | ||
【主权项】：
1.一种并行电子架构，包括连接到一条通信总线的多个处理器单元(1a、1b、…、1n)，每个单元都适于自动执行一个或多个预先定义的任务，该架构的特征在于，对每个处理器单元进行配置，使得它的每个任务都关联到一个头部，每个处理器单元都适于使用以下协议与其它处理器单元进行通信：在总线上发送一条消息，包括指明一项功能的一个头部，并且可能包括由一个或多个字组成的帧，每个处理器单元都适于对总线上的每个头部进行解码，作为所述头部数值的一种功能，或者忽略总线上的信息，或者执行与所述消息的头部相关联的任务。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瓦尼有限公司，未经瓦尼有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01822088.6/，转载请声明来源钻瓜专利网。
