[发明专利]处理器结构无效
| 申请号： | 01822641.8 | 申请日： | 2001-10-19 |
| 公开（公告）号： | CN1518705A | 公开（公告）日： | 2004-08-04 |
| 发明（设计）人： | A·P·J·克莱顿 | 申请（专利权）人： | 皮科芯片设计有限公司 |
| 主分类号： | G06F15/80 | 分类号： | G06F15/80;G06F1/10 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 傅康;王勇 |
| 地址： | 英国*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了一种处理器结构，其具有：多个处理单元，每个处理单元具有至少一个输入端口和至少一个输出端口，每个端口至少具有数据总线和有效数据信号线；和包含多个开关的总线结构，这些多个开关被配置成对于一个时间间隔允许任何第一处理单元的输出端口被连接到任何第二处理单元的输入端口，其中允许每个处理单元能够在相关数据总线包含转移值时将其输出端口的有效数据信号线上的值设置为第一逻辑状态，并且在数据总线不包含转移值时将其输出端口的有效数据信号线上的值设置为第二逻辑状态，以及其中在相关输入端口的有效数据信号线上的值处于第二逻辑状态时，还允许每个处理单元对于预定时间间隔能够进入等待状态，这降低了设备的功率消耗。 | ||
| 搜索关键词： | 处理器 结构 | ||
【主权项】：
1、一种处理器结构，包括：多个处理单元，每个处理单元具有至少一个输入端口和至少一个输出端口，每个端口至少具有数据总线和有效数据信号线；和包含多个开关的总线结构，这些多个开关被配置成对于一个时间间隔允许任何第一处理单元的输出端口被连接到任何第二处理单元的输入端口；允许每个处理单元能够在相关数据总线包含转移值时能够将其输出端口的有效数据信号线上的值设置为第一逻辑状态并且在此数据总线不包含转移值时能够将其输出端口的有效数据信号线上的值设置为第二逻辑状态；在所述相关输入端口的有效数据信号线上的值处于第二逻辑状态时，还允许每个处理单元对于预定时间间隔能够进入等待状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皮科芯片设计有限公司，未经皮科芯片设计有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01822641.8/，转载请声明来源钻瓜专利网。
