[发明专利]制造半导体封装件用打线方法及系统

摘要

一种制造半导体封装件用的打线方法及系统，用于芯片的封装工艺中，将已粘接有芯片的芯片承载件的料片馈入打线工作站的打线区，进行以焊线连接芯片与承载件的打线作业；完成打线料片后移送至邻接打线区的测试区，同时将接续料片馈入打线区；在测试区对打线后的料片焊线进行有无通路/短路的测试后，若无，则将测试的料片放出该打线工作站，若有，则由一与该测试区接连的控制模块发出一控制信号至该打线区，以令该打线区的打线中止，打线机台进行检修并调整成正常状态，解除中止打线作业的控制信号，继续打线作业。这样的测试，可以实时测试出不良品并实时调整打线机台，并可降低封装时程及耗材，可大幅降低成本。

主权项

1.一种制造半导体封装件用的打线方法，其特征在于包括下列步骤：1)准备一由多个基板单元构成的基板片，以在各基板单元上接置至少一芯片；2)设置一至少具有一打线机构及一通路/短路机构的打线工作站，以令该接置有芯片的基板片移入该打线机构中；3)令该打线机构焊接焊线至该基板片上的一基板单元及该基板单元上接置的芯片；4)将完成焊线的焊接的基板单元移入该通路/短路测试机构中，以进行通路/短路测试，并令该打线机构对同步移入该打线机构中的基板片上的下一已接置芯片的基板单元焊接焊线；若测试结果显示无通路/短路状况，则进入步骤5)，若测试结果显示有通路/短路状况，则令该通路/短路测试机构发出一控制信号至该打线机构，以中止焊线焊接作业，并对该打线机构进行调修或找出其它造成通路/短路状况发生的原因而予解决，并反工该已焊接有焊线的基板单元上的焊线，然后，重复步骤4)；5)返回步骤3)，直迄该基板片上的每一基板单元均完成焊线的焊接及测试，即进入步骤6)；以及6)将该已完成焊线的焊接及测试的基板片移出该打线工作站，以进行后续的封装步骤。