[发明专利]一种晶圆阶段记忆体预烧测试电路及其方法

摘要

一种只需以四只接脚即可进行晶圆阶段预烧测试记忆胞晶片且可以减少预烧时间的电路；其中由于记忆胞晶片的复数条水平方向位址线在预烧模式下，被切换为高电位状态，因此复数条垂直方向位址线一一测试时为一次烧写测试一整条位址线，有别于传统方法的一个一个记忆胞分别测试，本发明测试时间因此可以大增；此外，由于是晶圆阶段的测试，因此，也和传统方法的封装后再测试不同。

主权项

1、一种晶圆阶段记忆体预烧测试电路，其特征在于：该记忆胞晶片具有复数条水平方向住址线、复数条垂直方向位址线及资料输入端，晶片预烧测试电路至少包含：B/I模式控制电路，用以切换该复数条水平方向位址线成为预烧写模式或由水平方向位址线解码器控制模式；状态产生器电路，提供一第一个二进位位元资料，以写入该记忆胞晶片的资料输入端；位址计数器电路，以该状态产生器电路产生的第二个二进位位元做为该位址计数器电路的信号输入，该位址计数器电路所产生的复数个信号及该状态产生器电路产生的第二个二进位位元，用以提供该复数条垂直方向位址线的解码器足够的控制信号，因此垂直方向位址线的每一条可以唯一的并且是顺序地被开启；及预烧与资料输入切换电路，用以切换正常资料与预烧写资料其中之一输入于该晶片资料输入端。