[发明专利]低栅极空乏现象的MOS晶体管的制作方法有效
申请号: | 02103355.2 | 申请日: | 2002-01-30 |
公开(公告)号: | CN1435868A | 公开(公告)日: | 2003-08-13 |
发明(设计)人: | 张国华 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波,侯宇 |
地址: | 台湾省新竹科*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种防止氮化物只读存储器(NROM)中的金属氧化物半导体晶体管发生栅极空乏现象,同时提高该MOS晶体管的栅极驱动能力的制作MOS晶体管的方法。本发明方法先提供一基底表面定义有一存储阵列区以及一周边电路区的半导体芯片,接着在该周边电路区表面上形成一包括有一硅氧层、一非晶硅层以及一锗化硅层的栅极,并在该栅极周围形成该MOS晶体管的侧壁子、源极与漏极。最后在该栅极顶面形成一镍(nickel,Ni)层,并进行一400~500℃的快速加热退火制作工艺,以使该镍层与该栅极顶面的锗化硅层形成一镍硅层。 | ||
搜索关键词: | 栅极 空乏 现象 mos 晶体管 制作方法 | ||
【主权项】:
1.一种制作MOS晶体管的方法,用以防止氮化物只读存储器(nitridereadonlymemory,NROM)中的金属氧化物半导体(metal-oxidesemiconductor,MOS)晶体管发生栅极空乏(GateDepletion)现象,同时提高该MOS晶体管的栅极驱动能力(gatedrivability),该方法包括有下列步骤:提供一半导体芯片,且该半导体芯片的基底表面定义有一存储阵列(memoryarray)区以及一周边电路(peripherycircuits)区:在该周边电路区表面上形成一硅氧层;在该硅氧层表面上形成一非晶硅(amorphoussilicon)层;在该非晶硅层表面形成一锗化硅(silicongermanium)层;图案化(patterning)该锗化硅层以及该非晶硅层,以在该基底表面上形成该MOS晶体管的栅极(gate);在该栅极周围形成一侧壁子;在该基底内形成该MOS晶体管的一源极(source)与一漏极(drain);在该栅极顶面形成一镍(nickel,Ni)层;以及进行一快速加热退火制作工艺(rapidthermalannealingprocess,RTAprocess),以使该镍层与该栅极顶面的锗化硅层形成一镍硅层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/02103355.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造