[发明专利]基于模块变形的集成电路宏模块布图规划和布局方法

摘要

一种基于模块变形的集成电路宏模块布图规划和布局方法属于模块级布局的计算机辅助设计领域，其特征在于：它以原问题为基础，通过改变模块大小和相应引线端位置即模块变形来生成一系列逐步逼近原问题的简单的布局问题，再逐步求解这一系列逼近原问题的简单布局问题获取原问题的解。在逐步逼近过程中，用近似因子α控制模块变形的程度，按照近似问题的近似程度递增的顺序即近似因子α递减的顺序，从最简单的近似问题开始，并把当前近似问题的解的结构即模块间位置关系作为下一个近似问题的初始解的结构，逐步求解这一系列近似问题，直到近似因子α为1时，各模块大小等于原始各模块大小，近似问题即为原问题。它较迄今为止该领域的其它算法更为稳定、高效，且取得了目前最好的结果，而且具有工业应用价值。

主权项

1.基于模块变形的集成电路宏模块布图规划和布局方法，包括模块变形策略，其特征在于：它以原问题为基础，通过改变模块大小和相应引线端位置即模块变形来生成一系列逐步逼近原问题的简单的布局问题，再逐步求解这一系列逼近原问题的简单布局问题获取原问题的解，在逐步逼近过程中，用近似因子α控制模块变形的程度，按照近似问题的近似程度递增的顺序即近似因子α递减的顺序，从最简单的近似问题开始，并把当前近似问题的解的结构即模块间位置关系作为下一个近似问题的初始解的结构，逐步求解这一系列近似问题，直到近似因子α为1时，各模块大小等于原始各模块大小，近似问题即为原问题，其中的步骤依次如下：1)初始化设置：(1)近似因子的初始值，也就是α的最大值；(2)求解近似问题时局部搜索次数NOIMPUP；(3)设置最终布局的目标宽长比及其权重；(4)设置目标函数中总线长的权重；2)从模块描述文件读入模块及线网信息：(1)读入模块四角坐标，并根据模块四角坐标计算模块的宽、高；(2)读入模块上引线端坐标，并将其转化为相对模块左下角的坐标；(3)按读入顺序给模块编号，并计算总模块数、各模块面积之和；(4)按下列公式计算读入的所有模块(设为n个)的宽、高平均值；w‾=1nΣiwi]]>h‾=1nΣiwi]]>其中：wi：第i个模块的宽，hi：第i个模块的高；3)构造初始布局的拓扑结构即模块间的位置关系，并记为A；4)计算布局问题的最优或近似最优解：(1)根据近似因子α的值按下列公式之一计算模块在近似问题中的实际尺寸，其中：wi、hi分别为模块i的宽、高；w1(α)、h1(α)分别为模块i在近似因子α下的实际的宽、高；pw，ph为归一化参数，其取值满足max(wi)i∈{1,...,n}/10pw∈(0,1],]]>max(hi)i∈{1,...,n}/10ph∈(0,1];]]>(2)根据模块间拓扑关系A，建立对应于拓扑结构A的布局Q；(3)用下列公式根据当前各模块大小计算相应引线端相对该模块左下角顶点的坐标(pin_xji(α),pin_yji(α));]]>其中：pin_xji,pin_yji]]>是原问题中属于第i个模块的第j个引线端相对模块i左下角顶点的坐标；wi、hi：原问题中模块i的宽和高；再用下述公式根据模块右上角坐标计算引线端在布局中的位置(p_xji(α),p_yij(α));]]>其中：xi，yi，为本布局中模块i的右上角坐标；(4)根据下述公式计算各线网线长估计值，及总线长估计值，单个线网的线长根据线网中的引线端位置用半周长模型进行估计：设某线网E有k个引线端p1(p_x1，p_y1)，…，pk(p_xk，p_yk)括号内坐标为引线端在布局中的坐标；则：该线网的线长WireLength(E)用下述公式估计，WireLength(E)=(maxi∈{1,...,k}(p_xi)-mini∈{1,...,k}(p_xi))+(maxi∈{1,...,k}(p_yi)-mini∈{1,...,k}(p_yi))]]>总线长估计值为：TotalWireLength=Σk=1LWireLength(E),]]>L为线网的个数(5)用下列公式评价Q，得到目标函数值CostQ；CostQ＝Area+λ×TotalWireLength+ω×Rs2其中：Area为芯片面积Area=max{xi}i∈[1...n]×max{yi}i∈[1...n]]]>TotalWireLength(总线长)为各线网估算长度之和；λ为总线长的权重，ω为宽长比的权重；设R为期望的芯片宽长比，ration为芯片实际宽长比即max{xi}i∈[1...n]/max{yi}i∈[1...n],]]>则：Rs＝|R-max(ration，l/ration)|；(6)运用局部搜索的方法，求取当前近似问题实例的局部最优解；5)输出当前布局Q；6)用下述公式计算下一个近似问题的近似因子αd：如果αd＞＝1，则以当前的拓扑结构A作为初始布局的拓扑结构，求解下一个近似问题；7)如果αd＜1，则输出的当前布局即为最终布局，即原问题实例的最终解。