[发明专利]用于内嵌式存储器逻辑电路三维空间元件结构及制作方法

摘要

一种应用于内嵌式存储器逻辑电路的三维空间组件结构及其制作方法，主要是将存储器件形成于凹陷区(硅基板上面)而将逻辑电路形成于凸状区(SOI基板上面)；通过在凸状区上形成逻辑电路以增进组件动作的速度，又由于存储器与逻辑电路系分别形成在凹陷区及凸状区，故可以减少制作完成后，两个区域(存储器与逻辑组件)间的高度差。

主权项

1.一种应用在内嵌式存储器逻辑电路的三维空间元件的制作方法，其步骤包括：在一半导体硅基底材料上定义出至少一第一凹陷区与至少一凸状硅岛区，其中该第一凹陷区底部露出该半导体硅基底材料表面，而该凸状硅岛区包括一硅层和氧化层，其中该硅层为表层，该氧化层位在该硅层跟该半导体硅基底材料之间；形成至少一第一金属氧化半导体元件在该凹陷区上；形成至少一第二金属氧化半导体元件在该凸状硅岛区上；全面性形成一第一沉积层；实施一平坦化步骤在该第一沉积层；在该第一沉积层定义出一第二凹陷区在该第一凹陷区上方；形成至少一电容结构在该第二凹陷区，而该电容结构依藉一第一接触洞来连接在该半导体硅基底材料表面；全面性形成一第二沉积层；在该凸状硅岛区上方定义出一第二接触洞，其中该第二接触洞底部露出该凸状硅岛区表面，且该第二接触洞开口位在该第二沉积层表面。