[发明专利]记忆体封装方法及其装置有效
| 申请号： | 02108450.5 | 申请日： | 2002-03-29 |
| 公开（公告）号： | CN1449003A | 公开（公告）日： | 2003-10-15 |
| 发明（设计）人： | 杨吴德 | 申请（专利权）人： | 南亚科技股份有限公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/98;H01L25/065 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 黄志华 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种记忆体的封装方法，用以将一第一、第二记忆体晶片，封装成一堆叠式封装的记忆体晶片，其中上述第一、第二半导体晶片具有相同定义的接合电极，上述方法包括提供分别具有一第一、第二堆叠功能电路于上述第一、第二记忆体晶片中，其中上述第一、第二堆叠功能电路各含有一选择端以及一启动端；上述第一及第二记忆体晶片的接合电极，分别电性连接至一基材的相同定义电极上，并且电性连接上述第一堆叠功能电路的上述选择端至一第一电压准位，且电性连接上述第二堆叠功能电路的上述选择端至一第二电压准位；以及电性连接上述第一、第二堆叠功能电路的启动端至一电源供应电位。 | ||
| 搜索关键词： | 记忆体 封装 方法 及其 装置 | ||
【主权项】：
1.一种记忆体的封装方法，用以将一第一、第二记忆体晶片，封装成一堆叠式封装的记忆体晶片，其中上述第一、第二记忆体晶片具有相同定义的接合电极，上述方法包括：分别提供一第一、第二堆叠功能电路于上述第一、第二记忆体晶片中，其中上述第一、第二堆叠功能电路各含有一选择端以及一启动端；上述第一及第二记忆体晶片的接合电极，分别电性连接至一基材的相同定义电极上，并且电性连接上述第一堆叠功能电路的上述选择端至一第一电压准位，且电性连接上述第二堆叠功能电路的上述选择端至一第二电压准位；以及电性连接上述第一、第二堆叠功能电路的启动端至一电源供应电位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司，未经南亚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02108450.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种非对称数字用户环线局端设备的快速初始化方法
- 下一篇：防脚臭粉
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
