[发明专利]一种误码图案生成电路及使用该电路的译码电路无效
| 申请号： | 02108633.8 | 申请日： | 2002-04-04 |
| 公开（公告）号： | CN1449151A | 公开（公告）日： | 2003-10-15 |
| 发明（设计）人： | 张洪涛;亢婕 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00;H03M13/03 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518057 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开数字通讯领域一种可减小FEC纠错编码芯片设计面积的误码图案生成电路及使用该电路的译码电路，根据输入的误码位置图案(error_add)计算并生成误码图案(error_ptn)，它包括错误值计算模块(55)、切换开关(501)、存储与输出电路；存储与输出电路包括上下两支对称电路及开关(52)，对称电路分别包括存储器组(54)；误码位置图案(error_add)直接顺序输入错误值计算模块(55)计算，所计算输出的值通过切换开关(501)被顺序写入存储器组(54)，存储器组(54)中的数据通过开关(52)顺序输出构成误码图案(error_ptn)。 | ||
| 搜索关键词： | 一种 图案 生成 电路 使用 译码 | ||
【主权项】：
1.一种误码图案生成电路，用于根据输入的误码位置图案(error_add)计算并生成误码图案(error_ptn)，它包括错误值计算模块(55)、切换开关(501)、存储与输出电路；所述存储与输出电路包括结构完全相同的上下两支对称电路及可选择连接于上支路或下支路的开关(52)；所述上下两支对称电路分别包括存储器组(54)；其特征是：误码位置图案(error_add)直接顺序输入所述错误值计算模块(55)，所述错误值计算模块(55)计算输出的值通过所述切换开关(501)被顺序写入所述上支对称电路或下支对称电路中的存储器组(54)，所述存储器组(54)中的数据通过所述开关(52)顺序输出构成误码图案(error_ptn)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02108633.8/，转载请声明来源钻瓜专利网。
- 上一篇：汽车停泊记录显示器设备
- 下一篇：一种治疗骨质增生中药制剂
