[发明专利]半导体器件及其制造方法无效
| 申请号： | 02118560.3 | 申请日： | 2002-03-19 |
| 公开（公告）号： | CN1375880A | 公开（公告）日： | 2002-10-23 |
| 发明（设计）人： | 奥村秀树;大泽明彦;伊野孝佳 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/744 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件,包括形成在半导体衬底的背面侧的漏极区域;在漏极区域上形成且具有部分地在多个场所处在衬底主面上露出的部分的基极区域;一面与上述基极区域相接而另一面在衬底主面上露出的源极区域;栅极绝缘膜,实际仅在沟槽的侧壁上形成,该沟槽形成为从衬底主面开始在纵向上将底面配置在漏极区域中;栅极电极,埋置在沟槽内,形成在其上面位于比源极区域和基极区域的接合面更靠上部并且比衬底主面低的位置处;埋置绝缘膜,埋置在沟槽中未埋置栅极电极的部分中。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，包括：半导体衬底，具有相对的第一和第二主面；漏极区域，按具有相对的2个面的层状形成在上述半导体衬底上，在上述半导体衬底的上述第二主面上露出一个面；基极区域，在上述半导体衬底上形成，与上述漏极区域的另一面相接，具有部分地在多个场所处在上述半导体衬底的上述第一主面上露出的部分；源极区域，在上述半导体衬底上形成，一面与上述基极区域相接，另一面在上述半导体衬底的上述第一主面露出，上述源极区域和上述基极区域在上述半导体衬底的上述第一主面中平面形成，在上述半导体衬底内形成接合面；栅极绝缘膜，实际仅在沟槽的侧壁上形成，该沟槽形成为从上述半导体衬底的上述第一主面开始在纵向上将底面配置在上述漏极区域中；栅极电极，埋置在上述沟槽内，形成在其上面位于比上述源极区域和上述基极区域的上述接合面更靠上部并且比上述半导体衬底的上述第一主面低的位置处；埋置绝缘膜，埋置在上述沟槽内的未埋置上述栅极电极的部分中；源极电极，在上述半导体衬底的上述第一主面上形成，与上述源极区域和上述基极区域相接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02118560.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
