[发明专利]奇数因子分频器和根据分频器输出信号操作的90度分相器

摘要

本发明揭示一种产生占空率为1/2的最终输出信号的奇数因子分频器,它由多个级联的MSD－FF组成,根据一公共时钟信号操作,运用单个或非门(3)获得一信号,该信号表示主辅D型锁存器各自Q端逻辑输出的逻辑非和,所述主辅D型锁存器构成多个级联MSD－FF的末级MSD－FF(MSD－FF(n－1)),或非门的输出信号加到首级MSD－FF(MSD－FF1)的D输入端,同时将它作为分频器的最终输出信号提供给输出端(1)。由于使用了数量最少的电路单元,所以整个电路规模很小,耗电省。

主权项

1.一种奇数因子分频器，其特征在于包括：多个级联连接、以同一时钟信号操作的主辅D型触发器，每个主辅D型触发器由级联的主D型锁存器和辅D型锁存器构成，所述主D型锁存器与时钟信号同步，所述辅D型锁存器与反相时钟信号同步；产生输出信号的或非门，所述输出信号表示所述级联的多个主辅D型触发器中末级主D型锁存器Q端输出与所述末级辅D型锁存器Q端输出的逻辑非和；把所述或非门输出信号提供给所述级联的多个主辅D型触发器中初始级主辅D型触发器的主D型锁存器D输入端的装置；和将所述或非门输出信号作为所述分频器最终输出信号输出的装置。