[发明专利]集成制造高压元件与低压元件的方法无效
申请号: | 02124780.3 | 申请日: | 2002-06-25 |
公开(公告)号: | CN1430258A | 公开(公告)日: | 2003-07-16 |
发明(设计)人: | 范永洁 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H01L21/70 | 分类号: | H01L21/70;H01L21/82 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 黄小临,王志森 |
地址: | 台湾省新竹科*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种集成制造高压元件与低压元件的方法,包括:提供具有一层图案化绝缘层的基底;在图案化绝缘层所裸露的基底上,形成隔离高压元件区与低压元件区的第一隔离区以及位于切割区中的第二隔离区;在基底上方形成图案化光阻;在图案化光阻所裸露的绝缘层下方的基底中形成掺杂区;在第二隔离区中,形成凹槽;依序剥除图案化光阻和图案化绝缘层;进行趋入步骤,形成接合区;以凹槽为对准标记,在高压元件区以及低压元件区的基底上,分别形成第一栅极结构和第二栅极结构;在低压元件区中形成轻掺杂漏极区;在第一与第二栅极结构的侧壁上形成间隙壁;以及在第一与第二栅极结构的间隙壁和第一隔离结构所裸露的基底中,分别形成重掺杂区和源极/漏极区。 | ||
搜索关键词: | 集成 制造 高压 元件 低压 方法 | ||
【主权项】:
1.一种高压元件的制造方法,包括:提供一基底,该基底具有一切割区以及一高压元件区,该切割区中形成有一隔离区,该高压元件区中在该基底上形成有一绝缘层;在该基底上方形成一图案化光阻,该图案化光阻裸露该高压元件区的部分该基底上方的该绝缘层以及该切割区的该隔离区;在该图案化光阻所裸露的该绝缘层下方的该基底中形成一掺杂区;在该切割区的该隔离区中,形成一凹槽;依次剥除该图案化光阻以及该绝缘层;进行一趋入步骤,将该掺杂区扩散至该基底中形成一接合区;以该凹槽为对准标记,在该接合区之间的该基底上,形成一栅极结构;在该栅极结构的一侧壁上,形成一间隙壁;以及在该栅极结构的间隙壁以及该隔离结构所裸露的该基底中,形成一重掺杂区,该重掺杂区与该接合区形成一双扩散漏极结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/02124780.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造