[发明专利]静电放电保护电路的结构与制造方法有效
| 申请号： | 02126482.1 | 申请日： | 2002-07-23 |
| 公开（公告）号： | CN1455453A | 公开（公告）日： | 2003-11-12 |
| 发明（设计）人： | 陈孝贤;许村来;唐天浩;曾华洲 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | H01L23/60 | 分类号： | H01L23/60;H01L21/02 |
| 代理公司： | 北京集佳专利商标事务所 | 代理人： | 王学强 |
| 地址： | 台湾省新竹科 *** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种静电放电保护电路的结构，是在静电放电保护电路的基底中形成埋入层(Buriedlayer)以及电性连接埋入层与漏极的下沉层(Sinkerlayer)，如此能够使静电放电保护电路激活时，电流经由源极流入埋入层、下沉层乃至于流到漏极。由于电流经基底流动，因此可使电流路径远离栅介电层，避免过大电流对栅介电层的影响，进而增加静电放电保护电路的强韧度。 | ||
| 搜索关键词： | 静电 放电 保护 电路 结构 制造 方法 | ||
【主权项】：
1.一种静电放电保护电路，其特征是，包括：一基底；一井区，设置于该基底中，具有一第一掺杂形态；一晶体管，设置于该井区内，该晶体管具有一栅极、一漏极、一源极；一基座连接区域，设置于该井区内并环绕该晶体管且具有一第一掺杂形态；一第一隔离层，设置于该井区内，其中该第一隔离层将该基座连接区域与该晶体管区隔开来；一埋入层，设置于该晶体管下方的该井区与该基底的交界面，且该埋入层具有一第二掺杂形态；以及一下沉层，设置于该埋入层与该漏极之间，且其具有该第二掺杂形态与该埋入层、该漏极电性连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02126482.1/，转载请声明来源钻瓜专利网。
- 上一篇：静电放电保护电路的结构与制造方法
- 下一篇：杀真菌组合物
