[发明专利]半导体存储器

摘要

在数据位宽不同的情况下，也容易在多位测试模式中进行测试并就收缩结果输出到相同的数据端子。对存储阵列，配置对第1及第2数据位宽通用的主数据总线(1)、以及只在第2数据位宽中使用的主数据总线(2)。按照数据位宽来切换存储块(UB1，LB1)和主数据线的连接，将各主数据总线分别耦合到写入/该出电路(3a，3b)上，通过以规定数目的位为单位用扩展/收缩电路(4)来进行扩展/收缩操作，能够用同一结构来进行收缩操作，而不依赖于数据位宽，将该收缩结果输出到同一数据端子(DQ2，DQ6，DQ9及DQ13)。

主权项

1、一种半导体存储器，其数据位宽可择一地设定为第1位宽和比上述第1位宽大的第2位宽，包括：第1位宽的第1数据端子，在上述第1位宽的模式时及上述第2位宽的模式时都被使用；及上述第1位宽的第1主数据线，对应于上述第1数据端子来配置；上述第1主数据线和上述第1数据端子的对应关系在上述第1位宽的模式时及上述第2位宽的模式时相同；还包括：第2数据端子，在上述第1位宽的模式时不使用；上述第2数据端子具有与上述第1位宽和上述第2位宽之差相等的位宽；还包括：第2主数据线，对应于上述第2数据端子来配置，而且位宽与上述第2数据端子相等。