[发明专利]环链码模数转换器无效

专利信息
申请号: 02128314.1 申请日: 2002-07-30
公开(公告)号: CN1402436A 公开(公告)日: 2003-03-12
发明(设计)人: 李增田 申请(专利权)人: 李增田
主分类号: H03M1/12 分类号: H03M1/12;H03M1/34
代理公司: 暂无信息 代理人: 暂无信息
地址: 030012 山西省*** 国省代码: 山西;14
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明环链码模数转换器,是一种基于环链码编码原理设计的模数转换器(Link-ChainADC),属于电子技术领域。该模数转换器Link-ChainADC组成类似并行比较型模数转换器(FlashADC),但在同样分辨率N条件下结构中的电压比较器数量最多仅为FlashADC变换器的一半、无需庞杂的编码器、结构简单且排布规律;可与外围电路有多种配合、输出为串行环链码数字信号便于远传;既可以由分立的单个元器件连接实现,更适宜由半导体集成电路芯片技术大规模集成。该Link-ChainADC支持各种传感器,形成直接数字化传感,具有高速、抗干扰性能好、过程简捷的明显优点。
搜索关键词: 环链码模数 转换器
【主权项】:
1.一种基于环链码编码原理设计的环链码模数转换器。当分辨率为N时它包括:①分压电阻阵列,由不超过2N-1+1个阻值特定的电阻,相互串接而成的线阵。在接入参考电压单极性VREF或双极性±VREF时,电阻间串接点引出不超过2N-1个电压参考点;②电压比较器阵列,最多包含2N-1个比较器依顺序将其一输入端(负或正)连接相应的电压参考点,其另一输入端彼此相互连接,构成环链码模数转换器的模拟信号输入端Input;③逻辑选择数据输出电路,是顺序将相邻两个比较器组成一对,用一个两输入端“与,,逻辑门连接这对比较器的输出端,最多用2N-2个二极管,把“与”门输出端同数据输出线连接,使2N-2个“与”逻辑门输出端彼此形成“或”关系,数据输出线通过整形电路输出,构成环链码模数转换器数据输出端Out。配有保证正常工作的电源电压,由此组成环链码模数转换器(Link-ChainADC)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于李增田,未经李增田许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/02128314.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top