[发明专利]同步型半导体存储装置无效

专利信息
申请号: 02130741.5 申请日: 2002-09-18
公开(公告)号: CN1405889A 公开(公告)日: 2003-03-26
发明(设计)人: 川口一昭;大岛成夫 申请(专利权)人: 株式会社东芝
主分类号: H01L27/10 分类号: H01L27/10;G11C11/34
代理公司: 北京市中咨律师事务所 代理人: 于静,陈海红
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种同步型半导体存储装置,具备有配置了多个存储单元的存储单元阵列,根据读命令(DRA)从前述存储单元读出信息的读出动作和根据写命令(WRA)把信息写入前述存储单元的写入动作分别可能的存储器部。此外,具备检测与外部时钟信号(WCLK)同步输入的第1命令是前述读命令(RDA)还是前述写命令(WRA)的命令检测电路。进而,该同步型半导体存储装置具备在靠前述命令检测电路检测是前述读命令(DRA)还是前述写命令(WRA)的场合,用前述外部时钟信号(VCLK)来设定行地址选通(RAS)的恢复动作的结束和前述RAS的预充电动作的开始的时间的存储体定时器电路(11)。
搜索关键词: 同步 半导体 存储 装置
【主权项】:
1.一种同步型半导体存储装置,其特征在于,具有配备多个存储单元的存储单元阵列,根据读命令(RDA)从前述存储单元读出信息的读出动作和根据写命令(WRA)向前述存储单元写入信息的写入动作分别可能的存储器部,检测与外部时钟信号(VCLK)同步地输入的第1命令是前述读命令(RDA)还是前述写命令(WRA)的命令检测电路,在通过前述命令检测电路检测出读命令(RDA)还是写命令(WRA)的场合,用前述外部时钟信号(VCLK)来设定行地址选通(RAS)的恢复动作的结束和前述RAS的预充电动作的开始的时间的存储体定时器电路(11、31、41、51)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/02130741.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top