[发明专利]一种实现同步数字体系链路接入处理协议的方法无效

专利信息
申请号: 02134459.0 申请日: 2002-07-29
公开(公告)号: CN1472934A 公开(公告)日: 2004-02-04
发明(设计)人: 黄科 申请(专利权)人: 华为技术有限公司
主分类号: H04L12/28 分类号: H04L12/28;H04L29/02
代理公司: 暂无信息 代理人: 暂无信息
地址: 518057广东省深圳市*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种实现同步数字体系链路接入处理(LAPS)协议的方法。通过采用若干先入先出器件缓存多字节数据的不同字节,同时用另一先入先出器件间隔帧头和帧尾的处理,并且利用先入先出器件的空满状态控制输入接口的数据流量。由于高低不同的字节分开处理,单独标识,使得透明处理非常方便,应用本发明的方法不仅节约资源而且速度很快,可以轻松的达到100M的时钟频率,对于24位、32位以至更宽的内部总线都能适用,具有很强的扩展性,能够方便的满足不同的同步数字体系(SDH)的速率。
搜索关键词: 一种 实现 同步 数字 体系 接入 处理 协议 方法
【主权项】:
1、一种实现同步数字体系链路接入处理协议的方法,其特征是:包括以下步骤,a)对读入的数据流缓存进先入先出器件(FIFO)(10),同时在检测到媒体访问控制(MAC)的帧头后停止读取数据以加上同步数字体系链路接入处理协议(LAPS)帧头;b)对同步数字体系链路接入处理协议(LAPS)帧加入帧校验字段(FCS)后进行循环冗余校验(CRC32),并在检测到媒体访问控制(MAC)时下插循环冗余校验(CRC32)的计算结果、对数据加标识和添加同步数字体系链路接入处理协议(LAPS)帧尾;c)利用n个先入先出器件(FIFO)(12),以缓存前端输出的多字节数据的不同段的字节,读控制模块控制读取所述的n个先入先出器件(FIFO)(12)中的一个并向下传输,再由透明处理和帧间隙处理模块对数据进行透明处理和帧间隙填充字节;d)将前端数据缓存进先入先出器件(FIFO)(14)中并输出;e)根据0X7e对输出数据进行同步数字体系链路接入处理协议(LAPS)定帧;f)根据当前数据的前一拍的标识位进行0X7d5d>>0X7d和0X7d5e>>0X7e以解透明,并对同步数字体系链路接入处理协议(LAPS)全帧进行循环冗余校验(CRC32)和解封装处理,最后将数据向媒体访问控制(MAC)模块输出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/02134459.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top