[发明专利]半导体元件微细图形的形成方法

摘要

一种半导体元件微细图形的形成方法。半导体衬底上形成第一和第二绝缘膜；第二绝缘膜上形成具有预定形状和尺寸为(α+β)两倍节距的感光膜；感光膜为掩模干式蚀刻第二绝缘膜；除去感光膜；在包含残留第二绝缘膜衬底的前面形成第三绝缘膜；所获得的结果物上对应残留的第二绝缘膜与第二绝缘膜之间的部位，形成第四绝缘膜；按第三与第四绝缘膜的干式蚀刻比为1∶1配方，实施第一平坦化工艺的中途，当第二绝缘膜露出时中断蚀刻；残留的第四和第二绝缘膜为掩膜，蚀刻第三绝缘膜，形成第三绝缘膜图形；在填充导体膜覆盖第二绝缘膜与所述第三绝缘膜之间的空间后，在导体膜上实施第二平坦化工艺，形成具有尺寸为(α+β)节距的导体布线。

主权项

1.一种半导体元件微细图形的形成方法，该半导体元件具有大小为(α+β)的节距，其特征在于，所述方法包括下列步骤：在半导体衬底上顺序形成第一绝缘膜和第二绝缘膜；在所述第二绝缘膜上形成具有预定形状且具有大小为所述(α+β)的两倍节距的感光膜；以所述感光膜为掩模干式蚀刻第二绝缘膜；除去所述感光膜；在包含所述残留的第二绝缘膜的衬底的前面形成第三绝缘膜；在所获得的所述结果物上对应所述残留的第二绝缘膜与第二绝缘膜之间的部位，形成第四绝缘膜；按所述第三绝缘膜与所述第四绝缘膜的干式蚀刻比为1∶1的配方，实施第一平坦化工艺的中途，当所述第二绝缘膜露出时，便中断蚀刻；以所述残留的第四绝缘膜和所述第二绝缘膜为掩膜，蚀刻所述第三绝缘膜而形成第三绝缘膜图形；在填充导体膜以覆盖所述第二绝缘膜与所述第三绝缘膜之间的空间之后，在所述导体膜上实施第二平坦化工艺，形成具有大小为(α+β)节距的导体布线。