[发明专利]利用合并电源线方法产生标准逻辑单元数据库

摘要

第一逻辑单元包括PMOS与NMOS，其中PMOS的源极区与电源线经由第一导线相连接，NMOS的源极区与地线经由第二导线连接，PMOS的漏极区与NMOS的漏极区经由一第三导线相连接，PMOS的栅极与NMOS的栅极经由多晶硅线相连接。第二逻辑单元，第二逻辑单元包括PMOS与NMOS，其中PMOS的源极区与电源线经由第一导线相连接，NMOS的源极区与地线经由第二导线相连接，PMOS的漏极区与NMOS的漏极区经由第三导线相连接，PMOS的栅极与NMOS的栅极经由多晶硅线相连接，第一逻辑单元与第二逻辑单元部分重叠，其中第一逻辑单元的第一与第二导线与第二逻辑单元的第一与该第二导线重叠且相对应连接。

主权项

1.一种高精细逻辑单元放置的实际放置方法，用于一集成电路芯片设计，其包括：提供一第一逻辑单元，该第一逻辑单元包括一PMOS与一NMOS，其中该PMOS的一源极区与一电源线经由一第一导线相连接，该NMOS的一源极区与一地线经由一第二导线连接，该PMOS的一漏极区与该NMOS的一漏极区经由一第三导线相连接，该PMOS的一栅极与该NMOS的一栅极经由一多晶硅线相连接；提供一第二逻辑单元，该第二逻辑单元包括一PMOS与一NMOS，其中该PMOS的一源极区与一电源线经由一第一导线相连接，该NMOS的一源极区与一地线经由一第二导线连接，该PMOS的一漏极区与该NMOS的一漏极区经由一第三导线相连接，该PMOS的一栅极与该NMOS的一栅极经由一多晶硅线相连接；部分重叠该第一逻辑单元与该第二逻辑单元，其中该第一逻辑单元的该第一与该第二导线与该第二逻辑单元的该第一与该第二导线重叠且相对应连接；以及进行分隔与布线。