[发明专利]避免锐角的浅沟道隔离制造方法有效
申请号: | 02141499.8 | 申请日: | 2002-08-30 |
公开(公告)号: | CN1459841A | 公开(公告)日: | 2003-12-03 |
发明(设计)人: | 蔡文彬;吴俊沛;陈辉煌 | 申请(专利权)人: | 旺宏电子科技股份有限公司 |
主分类号: | H01L21/76 | 分类号: | H01L21/76 |
代理公司: | 隆天国际知识产权代理有限公司 | 代理人: | 陈红,楼仙英 |
地址: | 暂无信息 | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种避免锐角的浅沟道隔离制造方法,包括下列步骤。首先,在一半导体基底上依序形成一氮氧化硅(SiON)层与一遮蔽层。定义遮蔽层与氮氧化硅层以形成一开口,露出欲形成浅沟道隔离区的基底区域。接着,在氮氧化硅层和遮蔽层的侧壁上形成一间隙壁(spacer)。以间隙壁和遮蔽层为罩幕,在半导体基底内形成一浅沟道。接着,形成一衬垫氧化层于浅沟道表面,使得衬垫氧化层在接近氮氧化硅层的处形成鸟嘴形状。接着,于沟道中填入一隔离氧化层。最后,去除遮蔽层与氮氧化硅层。本发明可形成短而厚的鸟嘴构造以及圆化的沟道顶角。因此,隧穿氧化层的厚度均匀,可维持完整性。电场不会集中在沟道顶角,而可避免寄生晶体管和漏电。 | ||
搜索关键词: | 避免 锐角 沟道 隔离 制造 方法 | ||
【主权项】:
1、一种避免锐角的浅沟道隔离制造方法,其特征在于,包括下列步骤:依序形成一氮氧化硅(SiON)层与一遮蔽层于一半导体基底上;定义该氮氧化硅层与该遮蔽层以形成一开口,露出欲形成浅沟道隔离区的基底区域;在氮氧化硅层和遮蔽层的侧壁上形成一间隙壁(spacer);以该间隙壁和遮蔽层为罩幕,在该半导体基底内形成一浅沟道;形成一衬垫氧化层于该浅沟道表面,使得该衬垫氧化层在接近该氮氧化硅层的处形成鸟嘴形状;于该沟道中填入一隔离氧化层;以及去除该遮蔽层与该氮氧化硅层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子科技股份有限公司,未经旺宏电子科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/02141499.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造