[发明专利]便于对一晶片的顶面与底面进行电性缺陷测试的封装方法

摘要

一种便于对一晶片的顶面与底面进行电性缺陷测试的封装方法，首先提供一表面具有复数个接合垫的晶片，以一环氧化合物固定于一具有多个凸块焊垫的基底的一开口上方；先以一金线将各该接合垫与相对应的该凸块焊垫相连接，再将一密封物涂于该基底表面；接着进行一压模加热制程以固化该密封物，并进行一压盖制程，将一顶盖置于该密封物上方以覆盖该基底、该晶片与该金线，再进行一单块切割制程；本发明利用一粘着物将该顶盖覆盖于该基底、该晶片上方，因此当对该晶片进行电性缺陷分析时，可轻易将该顶盖移除而不伤及该晶片的表面，此外除可对该晶片的上表面进行顶面测试，还可对该晶片的下表面进行底面测试，而确保该电性缺陷分析结果的可信度，进而大幅增进制程的品管效能。

主权项

1.一种球格阵列封装的方法，其特征是：该方法包含有下列步骤：提供一具有一开口以及复数个凸块焊垫的基底；利用一环氧化合物，将一表面具有复数个接合垫且表面积大于该开口的表面积的晶片的至少两侧与该基底相连接，以将该晶片固定于该基底的该开口上方；进行一打线制程，以一金线将每一该接合垫与相对应的该凸块焊垫相连接；将一密封物涂于各该凸块焊垫旁的该基底表面；进行一压模加热制程，以固化该密封物；进行一压盖制程，将一顶盖置于该密封物上方以覆盖于该基底、该晶片与该金线上方；以及进行一单决切割制程。