[发明专利]选择性执行预取指令的微处理器与方法有效
| 申请号： | 02142479.9 | 申请日： | 2002-09-20 |
| 公开（公告）号： | CN1414467A | 公开（公告）日： | 2003-04-30 |
| 发明（设计）人： | G·葛兰·亨利;罗德·E·胡克 | 申请（专利权）人： | 智慧第一公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F9/305 |
| 代理公司： | 隆天国际专利商标代理有限公司 | 代理人： | 陈红,潘培坤 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一微处理器，可依据未来处理器总线的使用与快取线的状态来进行选择性预取指令。该微处理器包括一可编程的门限缓存器，以储存一门限值。若微处理器的总线接口单元中被排队等待的总线需求深度大于该门限值，则显示了在不久的未来一高层级总线使用的可能性，如工作量的改变。若在处理器高速缓存中一预取指令快取线并未命中时，该快取线将不会自外部内存被预取，除非快取线是由自内部高速缓存的一层级至一较低层级所提供的。然而，不论如何，即使是这个实施例，若快取线状态是共享的，该快取线仍然不会被进行内部的转移。 | ||
| 搜索关键词： | 选择性 执行 指令 微处理器 方法 | ||
【主权项】：
1.一选择性执行预取指令的微处理器，其特征在于，它包括：一总线接口单元，在一总线上执行总线动作，且该总线连接该微处理器至一内存；一预估器，连接至该总线接口单元，以产生一预估，该预估是经由该预取指令所指定的一预取的快取线是否将延缓随后在该总线上的总线动作；及控制逻辑，连接至该预估器，而若预估显示预取该快取线将延缓该随后的总线动作时，即将选择性地不进行预取快取线的动作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于智慧第一公司，未经智慧第一公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02142479.9/，转载请声明来源钻瓜专利网。
- 上一篇：二次电池的阳极
- 下一篇：设于硅覆绝缘中的硅控整流器及其应用电路
