[发明专利]改善深次微米晶体管的电阻及漏电现象的半导体组件制造工艺

摘要

本发明公开一种改善深次微米晶体管的电阻及漏电现象的半导体组件制造工艺，其是在一半导体基中形成隔离区域、栅极结构、源/漏极的轻掺杂区域、栅极间隙壁、提升的源/漏极结构及源/漏极的重掺杂区域，之后利用两阶段沉积金属层的方式，形成不同厚度或不同材料的金属层于栅极结构和源/漏极区域上，以分别产生不同的自行对准的金属硅化物。本发明利用该二不同的金属硅化物，并配合提升的源/漏极结构，即可在降低组件电阻值时，亦同时避免浅接面的漏电流现象。

主权项

1、一种改善深次微米晶体管的电阻及漏电现象的半导体组件制造工艺，其特征是包括下列步骤： (a)提供一半导体基底，其上是依序形成有隔离区域、栅极结构、源/漏极轻掺杂区域、栅极间隙壁、提升的源/漏极结构以及源/漏极重掺杂区域等组件；(b)于该半导体基底上沉积一第一金属层；(c)形成一阻障层于该第一金属层表面；(d)形成一图案化的化学气相沉积层于该阻障层上，以露出该栅极结构上的阻障层；(e)去除该栅极结构上露出的该阻障层及第一金属层；(f)移除该图案化的化学气相沉积层；(g)于该阻障层与该栅极结构上沉积一第二金属层；(h)对该半导体基底进行热回火处理，使与该栅极结构相接触的部份该第二金属层及与该源/漏极区域相接触的部份该第一金属层转变成金属硅化物；(i)去除未反应成金属硅化物的该第二金属层、该阻障层及该第一金属层；以及(j)对该金属硅化物进行热回火处理。