[发明专利]制造半导体集成电路的方法有效
| 申请号： | 02142816.6 | 申请日： | 2002-09-18 |
| 公开（公告）号： | CN1409387A | 公开（公告）日： | 2003-04-09 |
| 发明（设计）人： | 吉田宜史;和气美和 | 申请（专利权）人： | 精工电子有限公司 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 吴立明,梁永 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种半导体集成电路，其中即使支撑衬底的电位被固定，也不会出现电路计时的改变或驱动能力的变化。按照本发明的制造半导体集成电路的方法包括在晶体管的源－体－结区域中形成接触孔，使得接触孔穿过支撑衬底上的半导体膜和埋置绝缘膜到达支撑衬底的一部分；形成热氧化膜；在即将形成第一导电性的晶体管的区域中形成第二导电性的杂质区，其到达半导体膜上的埋置绝缘膜；在支撑衬底上的一部分中形成第二导电性的杂质区，使第二导电性的杂质区关于绝缘膜相对；腐蚀层间绝缘膜以致与接触孔同中心并具有环绕接触孔的尺寸。 | ||
| 搜索关键词： | 制造 半导体 集成电路 方法 | ||
【主权项】：
1.一种制造半导体集成电路的方法，其中在第一导电性的支撑衬底上经过埋置绝缘膜提供的第一导电性的半导体膜上形成CMOS晶体管，该方法包括：在邻接体区的源-体-结的区域中形成接触孔，该体区在晶体管的源区和栅区之下，以致接触孔穿过支撑衬底上的半导体膜和埋置绝缘膜到达支撑衬底的一部分，同时形成对准标记；在半导体膜上的接触孔的内侧上形成热氧化膜；在即将形成第一导电性的晶体管的区域中形成第二导电性的杂质区，其到达半导体膜上的埋置绝缘膜；在支撑衬底上的一部分中形成第二导电性的杂质区，使第二导电性的杂质区关于绝缘膜相对；在隔离元件后形成栅氧化膜、栅电极、源区和漏区，并形成层间绝缘膜；形成源区和漏区的接触，同时，腐蚀层间绝缘膜以致与接触孔同中心并具有环绕接触孔的尺寸；以及在层间绝缘膜上形成布线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于精工电子有限公司，未经精工电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02142816.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
