[发明专利]一种电容下层储存电极的制作方法

摘要

本发明系提供一种电容下层储存电极的制作方法。该方法系先于一半导体晶片之基底表面上形成一绝缘层，接着利用一黄光暨蚀刻制程，而于该绝缘层中形成至少一凹槽，然后进行一二阶段式之同时掺杂沉积制程，以于该绝缘层以及该凹槽表面依序形成一第一掺杂非晶矽(amorphoussilicon，α－Si)层，以及一掺质浓度小于该第一掺杂非晶矽层第二掺杂非晶矽(α－Si)层。之后形成一填满该凹槽之介电层，并进行一平整化制程以去除该绝缘层表面上之部分的该第二掺杂非晶矽层、该第一掺杂非晶矽层以及该介电层。最后去除该介电层以及该绝缘层，并进行一半球状颗粒化(hemi－sphericalgrain，HSG)制程，以使该第二掺杂非晶矽层表面形成一具有复数个半球状颗粒结构的粗糙表面。

主权项

1、一种制作电容(capacitor)之下层储存电极(storagenode)的方法，该方法包含有下列步骤：提供一半导体基底(substrate)，且该半导体基底表面包含有一绝缘层；进行一黄光暨蚀刻制程(photo-etching-process，PEP)，以于该绝缘层中形成至少一凹槽，直至该半导体基底表面；进行一二阶段式(2-step)之同时(in-situ)掺杂沉积制程，以于该绝缘层以及该凹槽表面依序形成一第一掺杂非晶矽(amorphoussilicon，α-Si)层以及一第二掺杂非晶矽(α-Si)层，且该第二掺杂非晶矽(α-Si)层中的掺质浓度(dopantconcentration)小于该第一掺杂非晶矽(α-Si)层中的掺质浓度；于该半导体基底表面形成一介电层，并填满该凹槽；进行一平整化(planarization)制程，以去除该绝缘层表面上之部分的该第二掺杂非晶矽(α-Si)层、该第一掺杂非晶矽(α-Si)层以及该介电层；去除该介电层以及该绝缘层；以及进行一半球状颗粒化(hemi-sphericalgrain，HSG)制程，以使该第二掺杂非晶矽(α-Si)层表面形成一具有复数个半球状颗粒结构的粗糙表面。