[发明专利]降低静电放电损坏的倒装SOI芯片结构与制造方法无效
| 申请号： | 02144471.4 | 申请日： | 2002-09-28 |
| 公开（公告）号： | CN1485912A | 公开（公告）日： | 2004-03-31 |
| 发明（设计）人： | 钱家锜;张钦俞;朱建德 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | H01L23/60 | 分类号： | H01L23/60 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 楼仙英;潘培坤 |
| 地址： | 中国*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种降低静电放电损坏的倒装SOI(silicon－on－insulator)芯片结构，该SOI芯片结构包括有一硅基板(silicon substrate)，一绝缘层(insulator)设于硅基板之上，一电路层(active layer)设于绝缘层之上，以及一导电层电连接硅基板的一顶边与硅基板以及电路层的两侧边，用来建立该电路层与该硅基板的电连接以提供一静电放电路径。 | ||
| 搜索关键词： | 降低 静电 放电 损坏 倒装 soi 芯片 结构 制造 方法 | ||
【主权项】：
1、一种降低静电放电损坏的倒装SOI(silicon-on-insulator)芯片结构，其特征在于，该SOI芯片结构包括有：一硅基板(silicon substrate)；一绝缘层(insulator)设于该硅基板之上；一电路层(active layer)设于该绝缘层之上；以及一导电层电连接该硅基板的一顶边与该硅基板以及该电路层的两侧边，用来建立该电路层与该硅基板的电连接以提供一第一静电放电路径。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02144471.4/，转载请声明来源钻瓜专利网。
