[发明专利]可改善接面电性特性的自行对准金属硅化物的制造方法无效
| 申请号： | 02145875.8 | 申请日： | 2002-10-16 |
| 公开（公告）号： | CN1490853A | 公开（公告）日： | 2004-04-21 |
| 发明（设计）人： | 高荣正 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | H01L21/3205 | 分类号： | H01L21/3205 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 朱黎光 |
| 地址： | 201203上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种可改善接面电性特性的自行对准金属硅化物的制造方法，其是在一半导体基底上形成隔离区域、栅极结构、轻掺杂源/漏极区域与门极间隙壁之后；先于半导体基底上形成有金属层，然后进行一高浓度的离子布植，以形成重掺杂源/漏极区域；之后再进行自行对准金属硅化物的制程步骤。本发明是可应用在小于次微米尺寸的半导体组件中，并同时可有效改善金属硅化物与浅接面的电性特性。 | ||
| 搜索关键词： | 改善 接面电性 特性 自行 对准 金属硅 制造 方法 | ||
【主权项】：
1、一种可改善接面电性特性的自行对准金属硅化物的制造方法，其特征是它包括下列步骤：(a)提供一半导体基底，其上是形成有隔离区域、栅极结构、轻掺杂源/漏极区域与门极间隙壁；(b)于该半导体基底上形成一第一金属层；(c)以该栅极结构与该栅极间隙壁为屏蔽，对该半导体基底进行高浓度离子布植，以形成重掺杂源/漏极区域；(d)形成一第二金属层于该第一金属层表面；(e)形成一阻障层于该第二金属层表面；(f)进行一热回火处理，使得与该栅极结构与门极间隙壁接触的该第一金属层形成一金属硅化物，且同时重整半导体基底表面的原子结构；以及(g)去除该阻障层、第二金属层及未反应成该金属硅化物的该第一金属层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02145875.8/，转载请声明来源钻瓜专利网。
- 上一篇：低介电常数材料的表面处理方法
- 下一篇：形成自对准金属硅化物的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
