[发明专利]混合模式制程

摘要

一种混合模式制程，通过蚀刻一基底表面堆叠的一第一多晶硅层、一多晶金属硅化物层与一第一多晶硅间氧化层，形成一栅极与一下电极结构，再沉积一第二多晶硅间氧化层与一第二多晶硅层，并将其蚀刻成一导线与一上电极，最后利用侧壁子以及离子布植和自行对准金属硅化物等制程，以于该基底表面完成导线、MOS晶体管以及电容的混合模式制程；本发明将导线、MOS晶体管与该容结构以最少的步骤制作于硅基底表面，故可以达到提升制程效率的目的；本发明的制作方法可应用于高积集度的集成电路的半导体产品的生产，而达到提升产品竞争力的效果。

主权项

1.一种集成电路的混合模式制程，其特征是：该制程包含有下列步骤：提供一半导体基底，且该半导体基底表面至少包含有一导线区域、一金属氧化半导体(MOS)晶体管区域以及一电容区域；于该半导体基底表面依序形成一栅极氧化层、一第一导电层、一第一金属硅化物层以及一第一氧化层；进行一第一微影暨蚀刻制程(PEP)，去除部分的该第一氧化层、该第一金属硅化物层以及该第一导电层，以同时于该MOS晶体管区域与该电容区域上分别形成一第一堆叠结构以及一第二堆叠结构；于该半导体基底表面依序形成一第二氧化层以及一第二导电层，并覆盖该第一堆叠结构以及该第二堆叠结构；进行一第二微影暨蚀刻制程，去除部分的该第二导电层，以于该导线区域表面以及该第二堆叠结构顶部分别形成一导线以及一电容上电极；于该半导体基底表面形成一介电层，并覆盖该导线、该第一堆叠结构、该电容上电极以及该第二堆叠结构；蚀刻部分的该介电层以及该第二氧化层，以于该导线、该第一堆叠结构、该电容上电极以及该第二堆叠结构的周围侧壁各形成一侧壁子；以及进行一自行对准金属硅化物制程，以于该导线顶部表面、该电容上电极顶部表面以及该MOS晶体管区域中的该硅基底表面分别形成一第二金属硅化物层。