[发明专利]半导体装置的设计方法和半导体装置无效
申请号: | 02148045.1 | 申请日: | 2002-10-23 |
公开(公告)号: | CN1420545A | 公开(公告)日: | 2003-05-28 |
发明(设计)人: | 和智勇治 | 申请(专利权)人: | 三菱电机株式会社 |
主分类号: | H01L21/82 | 分类号: | H01L21/82 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 刘宗杰,叶恺东 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的课题是,提供在不同的区域中能分别独立地供给电源电压、抑制时钟抖动且防止逻辑电路的工作速度的下降的半导体装置的设计方法。与电源凸点BP1和BP2的横向的排列平行地配置多条导电性地连接到电源凸点BP1和BP2上的电源线WL1,以在平面视图上与电源线WL1正交的方式互相平行地配置多条导电性地连接到电源线WL1上的下层的电源线WL2。而且,对夹住电源凸点BP1的排列的最接近的2条电源线WL1分配电源电压V1和V2,对夹住电源凸点BP2的排列的最接近的2条电源线WL1分配电源电压G1和G2。以在平面视图上与电源线WL1正交的方式互相平行地配置电源线WL2。 | ||
搜索关键词: | 半导体 装置 设计 方法 | ||
【主权项】:
1.一种半导体装置的设计方法,该设计方法是在逻辑区上提供频率不同的多个时钟的情况的半导体装置的设计方法,其特征在于,具备下述步骤:(a)将上述逻辑区区分为各个以特定的时钟工作的逻辑的配置区并设定多个区域的步骤;(b)在上述逻辑区上将多个电源凸点配置成矩阵状并按照预定的第1规则唯一地将与上述多个时钟对应的多个电源电压分配给上述电源凸点的每一个的步骤;(c)在第1层中平行地配置多条第1电源线并按照预定的第2规则唯一地将上述多个电源电压分配给上述第1电源线的每一条的步骤;(d)在与上述第1层不同的第2层中以在平面视图上与上述第1电源线正交的方式平行地配置多条第2电源线并按照预定的第3规则唯一地将上述多个电源电压分配给上述第2电源线的每一条的步骤;以及(e)将上述多个电源电压分类为在上述多个区域的每一个中使用的电源电压并根据上述分类在上述多个区域中分别变更唯一地分配给上述电源凸点、上述第1和第2电源线的上述电源电压的步骤。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社,未经三菱电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/02148045.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造