[发明专利]装备有串联传送电路的半导体器件无效
| 申请号： | 02152462.9 | 申请日： | 2002-11-28 |
| 公开（公告）号： | CN1421834A | 公开（公告）日： | 2003-06-04 |
| 发明（设计）人： | 熊谷正雄;鵜户真也 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G09G3/20 | 分类号： | G09G3/20;G09G3/36 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 传送电路25包括两套输入电路52A和输出电路53B，从而提供双向传送。输入电路52A把外部输入数据信号DI11A和DI12A分解为信号线L11至L14上与时钟信号CLK同步的信号，以降低其频率。输出电路53B合成与时钟信号CLK同步的分解信号，重新生成原始信号，并作为外部输出数据信号DO11B和DO12B输出。多路复用器57选择信号线L11至L14或L21至L24上的信号，提供给主体电路。 | ||
| 搜索关键词： | 装备 串联 传送 电路 半导体器件 | ||
【主权项】：
1.一种半导体器件，包括：引线端，包括接收传送方向控制信号的控制引线端，第一I/O引线端和第二I/O引线端；传送电路，当传送方向控制信号处于第一种状态时，设置为：接收来自第一I/O引线端的外部输入数据信号，把外部输入数据信号分解为与时钟信号同步的第一和第二数据信号，以降低外部输入数据信号的频率，合并与时钟信号同步的第一和第二数据信号，合成外部输入数据信号的重新计时信号，并把重新计时信号作为外部输出数据信号提供给第二I/O引线端，当传送方向控制信号处于第二种状态时，则传送电路设置为：接收来自第二I/O引线端的外部输入数据信号，把外部输入数据信号分解为与时钟信号同步的第一和第二数据信号，以降低外部数据信号的频率，基于与时钟信号同步的第一和第二数据信号，合成外部输入数据信号的重新计时信号，并为第一I/O引线端提供重新计时信号作为外部输出数据信号；和主体电路，处理外部输入数据信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02152462.9/，转载请声明来源钻瓜专利网。
