[发明专利]观测可编程数字集成电路芯片内部所有信号的方法和系统

摘要

本发明能够实时、在线观测到可编程数字集成电路芯片内部所有的信号的波形，包括各种类型的片内存储器。观测点可以是被测系统开始工作后的任意时刻。采集信号波形的长度不受可编程数字集成电路芯片内部资源的限制。将数字集成电路的设计写入到两片相同的可编程数字集成电路芯片。这两个芯片的工作过程完全相同，但前后相差N个时钟节拍，并可以停止在任意时刻。芯片内部的寄存器和各种存储器在停止时刻的状态可以被读出，再结合从芯片管脚上采集的信号，就可以由此推算出来芯片内部的组合电路信号的状态。将这些数据加工处理，就可以得到芯片内所有信号的波形。

主权项

1.一种可以实时、在线测试可编程数字集成电路芯片内部所有信号的分析系统，它包含以下部分：预处理程序，前端可编程数字集成电路芯片及插头，后端可编程数字集成电路芯片，信号延迟及存储模块，时钟、触发及停止逻辑模块，后处理程序，软件仿真器；它的特征在于：(1)“后端可编程数字集成电路芯片”的所有输出信号的使能都设为无效，内部具有“读出逻辑”，除此以外，它的功能和管脚分布和“前端可编程数字集成电路芯片”，完全一样，它们都可以单独实现原来可编程数字集成电路芯片的设计的所有功能；(2)“前端可编程数字集成电路芯片”管脚上的信号先送入“信号延迟及存储模块”，并延迟N个时钟节拍后，送到“后端可编程数字集成电路芯片”相对应的管脚上，N的值由“信号延迟及存储模块”配置的存储器容量决定；(3)“前端可编程数字集成电路芯片”的管脚上的信号波形，不停的流入“信号延迟及存储模块”，又不停的流出到“后端可编程数字集成电路芯片”相对应的管脚上，“信号延迟及存储模块”总是保存着最新的一段管脚上的信号波形；(4)工作时，两个芯片的工作流程及管脚上的信号完全一样，但相差N个时钟节拍；(5)当“时钟、触发及停止逻辑模块”的触发逻辑有效时，或外部触发逻辑有效时，“时钟、触发及停止逻辑模块”发出停止信号，“后端可编程数字集成电路芯片”和“信号延迟及存储模块”马上停止工作，芯片内部所有时序单元和存储器保持当前状态不变。此时，“后端芯片”的状态距“前端芯片”的状态，落后N个时钟节拍。在这N个时钟节拍时间内，外部对芯片管脚施加的激励，保存在“信号延迟及存储模块”。