[发明专利]覆晶封装集成电路的静电放电保护机制及具有静电放电保护机制的晶片无效

专利信息
申请号: 02156795.6 申请日: 2002-12-18
公开(公告)号: CN1466210A 公开(公告)日: 2004-01-07
发明(设计)人: 柯明道;罗文裕 申请(专利权)人: 矽统科技股份有限公司
主分类号: H01L23/60 分类号: H01L23/60
代理公司: 北京三友知识产权代理有限公司 代理人: 李强
地址: 台湾省新竹*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种覆晶封装集成电路的静电放电(ESD)保护机制,是使用覆晶封装基板上的导线层来桥接一ESD箝制电路(clamp circuit)及被保护电路,包括一位于覆晶封装基板上的导线层(trace)以及一晶片。经由覆晶封装之后,第一高压电源线是借由覆晶封装基板上的导线层耦接至第二高压电源线,且第一低压电源线是借由覆晶封装基板上的导线层耦接至第二低压电源线。如此,利用覆晶封装上的导线层可以将静放电防护电路适当地桥接而能有效地保护内部电路,以避免静电放电对此类覆晶封装集成电路产品的破坏,提升产品的生产良率。
搜索关键词: 封装 集成电路 静电 放电 保护 机制 具有 晶片
【主权项】:
1.一种覆晶封装集成电路的静电放电(ESD)保护机制,包括一第一导线层,位于一封装基板上;以及一晶片,包括:一被保护电路,由形成于上述晶片上的一第一高压电源线及一第一低压电源线所供电;以及一ESD箝制电路(clamp circuit),耦接于形成在上述晶片上的一第二高压电源线及一第二低压电源线之间;其中上述晶片上的上述第一、第二高压电源线是分开的,且于静电放电事件发生时,上述第一第一高压电源线会借由上述封装基板上的第一导线层,耦接至上述第二高压电源线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽统科技股份有限公司,未经矽统科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/02156795.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top