[实用新型]高密度集成电路构装结构无效
| 申请号： | 02254424.0 | 申请日： | 2002-09-23 |
| 公开（公告）号： | CN2570980Y | 公开（公告）日： | 2003-09-03 |
| 发明（设计）人： | 申请（专利权）人： | ||
| 主分类号： | H01L23/12 | 分类号： | H01L23/12;H01L23/28 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 陈肖梅,文琦 |
| 地址： | 台湾省台北县*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种高密度覆晶构装集成电路的结构，本实用新型首先在基板表面上同时形成电路迹线(trace)结构及多个凸块垫，其中电路迹线结构及凸块垫的高度相同，在芯片焊接凸块黏结至凸块垫的前，焊接凸块先进行沾附一助焊剂(Flux)的程序，再进行覆晶芯片与基板的连结，可避免回焊时电路迹线被过度焊接沾附(over－wetting)而发生缺陷，最后以灌胶模覆晶填充物(MoldingUnderfill)覆盖整个基板及芯片并直接保护电路迹线。此一覆晶封装结构可增加基板上电路布局密度与简化制程、增加产品良率及提高集成电路构装的可靠度。 | ||
| 搜索关键词： | 高密度 集成电路 结构 | ||
【主权项】：
1.一种集成电路覆晶构装结构，其特征在于，该结构至少包含：一集成电路构装基板；多数个电路迹线(trace)，位于该基板表面；多数个凸块垫(bumppad)位于该基板表面，与该电路迹线在一制程中同时形成，且任一该凸块垫的高度及材质均与任一该电路迹线的高度及材质相同；至少一芯片，该芯片的主动面上设置有多数个焊接凸块，其中该多数个焊接凸块均分别对应连接(bonding)于该多数个凸块垫；及一灌胶模覆晶填充物(moldingunderfill)，覆盖该基板的全部表面及该多数个电路迹线，并填充于该芯片与该基板的间的区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于，未经许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02254424.0/，转载请声明来源钻瓜专利网。
- 上一篇：烤烟房
- 下一篇：一种量程可达200万m/s2的微机械加速度传感器
- 同类专利
- 专利分类
