[实用新型]通信接收机低频降噪电路装置无效

专利信息
申请号: 02289223.0 申请日: 2002-11-22
公开(公告)号: CN2580690Y 公开(公告)日: 2003-10-15
发明(设计)人: 申请(专利权)人:
主分类号: H04B1/16 分类号: H04B1/16;H04B1/10
代理公司: 暂无信息 代理人: 暂无信息
地址: 061022 河北省沧州*** 国省代码: 河北;13
权利要求书: 查看更多 说明书: 查看更多
摘要: 实用新型提供了一种通信接收机低频降噪电路装置。它是采用由输入隔离电路连接A/D变换器和数据缓冲器,数据缓冲器的输出连接数据累加器和总线驱动器,总线驱动器的输出连接D/A变换器和带通滤波器所组成。其技术特点是利用音频信号的自相关性,将音频信号进行数字化叠加处理,最后还原成音频信号,它能有效地抑制各种电磁脉冲干扰,增大接收信号的低频信噪比,技术实现简易可行,电路设计新颖,且电磁兼容性好,系一种新型的通信接收机低频降噪装置。
搜索关键词: 通信 接收机 低频 电路 装置
【主权项】:
1、一种通信接收机低频降噪电路装置,其特征在于该装置是由输入隔离电路、A/D变换器、数据缓冲器、数据累加器、总线驱动器、D/A变换器、带通滤波器所组成,输入隔离电路是由单运放连接组成的电压跟随器,隔离电路的输出连接A/D变换器,A/D变换器是将隔离电路送来的模拟信号变成数字信号的并行数据输出的A/D变换器,A/D变换器的输出连接数据缓冲器,数据缓冲器是由两块相同型的三态八总线驱动器所组成,其输出脚连接数据累加器,数据累加器是由累加器、进位计数器、累加次数计数器和数据锁存器所组成,累加器将数据缓冲器送来的数据进行相加处理,再由进位计数器将累加器的进位数据转化为并行数据,由累加次数计数器决定累加次数,再由数据锁存器将累加到设定次数的累加数据结果锁存并输出给总线驱动器,总线驱动器是三块74LS373型集成电路所组成,其数据输出端连接D/A变换器,D/A变换器是由2块将数字信号转变为模拟信号的D/A芯片连接双运放的电压变换器所组成,其输出端连接带通滤波器,带通滤波器是由将两个D/A变换器输出的模拟信号合成为一个完整信号的单运放式电压合成器和二阶有源带通滤波器所组成。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于,未经许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/02289223.0/,转载请声明来源钻瓜专利网。

同类专利
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top