[实用新型]芯片封装结构无效
| 申请号： | 02292603.8 | 申请日： | 2002-12-26 |
| 公开（公告）号： | CN2591772Y | 公开（公告）日： | 2003-12-10 |
| 发明（设计）人： | 何昆耀;宫振越 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | H01L23/00 | 分类号： | H01L23/00 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波;侯宇 |
| 地址： | 台湾省台北*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种芯片封装结构及其制造方法，此芯片封装制造方法是利用高精度细线路制造方法，如TFT－LCD或IC制造方法，用以增加布线密度及减短电气连结长度，而达到高电气效能之表现。首先，在大面积及高平坦度的底板上，形成一具有高密度焊垫及微细线路之多层内联机结构，接着再以覆晶接合或引线接合的方式，将芯片配置于多层内联机结构之顶面，并配置一基板或散热片于多层内联机结构之顶面来作为固定层并提供机械强度，在移除上述之底板以后，最后将接点配置于多层内联机结构之底面。 | ||
| 搜索关键词： | 芯片 封装 结构 | ||
【主权项】：
1.一种芯片封装结构，其特征在于，该结构至少包括：一多层内联机结构，具有一顶面及对应之一底面，且该多层内联机结构更具有一内部线路，而该内部线路更具有多个接合垫，其位于该多层内联机结构的该底面；至少一芯片，配置于该多层内联机结构的该顶面，并电连接于该多层内联机结构的该内部线路；一固定层，贴附于该多层内联机结构的该顶面，且该固定层具有至少一凹槽，其可容纳并包围该芯片；以及一隔绝底层，配置于该多层内联机结构的该底面，并具有多个开口，其分别暴露出该些接合垫。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02292603.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种观赏性茶树的种植方法
- 下一篇：一种提高天然大龄松树移栽成活率的方法
