[发明专利]用于ARM处理器的存储器加速器

摘要

一种存储器加速器使用判定性存取协议缓冲程序指令和/或数据以便高速存取。该程序存储器从逻辑上被划分为“带”，即“循环顺序的”分区，并且该存储器加速器模块包括与每个分区关联的锁存器。当存取一个特定的分区时，它就被加载到与其相应的锁存器中，并且在下一个顺序分区中的那些指令被自动预取到与它们相应的锁存器中。在这种方式中，顺序存取过程的性能将会有已知的响应，因为当该程序后续这些指令时，从下一个分区中预取的那些指令就在锁存器中。在该预取过程“循环结束”并且覆盖每个被顺序存取的锁存器的内容之前，以前所存取的块仍然在它们相应的锁存器中。在这种方式中，相对于存储器的存取，循环过程的性能将仅根据该循环的长度被确定。如果该循环小于指定的长度，它将被执行而不覆盖现有的锁存器，因此随着它重复执行包含于锁存器中的那些指令时，将不会引起存储器存取的延迟。如果该循环大于给定的长度，它将覆盖包含该循环部分的现有锁存器，因此要求后序地重加载与每个循环有关的锁存器。因为预取是自动的，并且它的确定仅取决于当前被存取的指令，所以与该存储器的加速相关的复杂度和开销是最小的。

主权项

1.一种计算机系统(100)，它包括：处理器(110)，它被配置成执行包含于存储器(120)中的程序指令；以及存储器存取系统(200)，它包括：多个指令锁存器(220)，多个指令锁存器(220)中的每个指令锁存器与该存储器(120)的多个循环顺序分区(120a-d)中的一个对应的分区相关联；其中该存储器存取系统(200)被配置成能同时：判定由处理器(110)寻址的指令是否包含于多个指令锁存器(220)中的第一指令锁存器中，该判定以与该被寻址指令相对应的存储器(120)的分区的标识为基础，如果被寻址的指令不在第一指令锁存器中，那么就从存储器(120)把包括被寻址的指令的第一个多个指令加载到第一指令锁存器中，并且如果第二个多个指令不在第二指令锁存器中，那么就从存储器(120)把第二个多个指令加载到多个指令锁存器(220)的一个第二指令锁存器中，从而该第一和第二多个项可以获得以便由处理器(110)从相应的第一和第二指令锁存器(220)中直接存取。