[发明专利]用于闪速存储器允许可更改位的改进的错误修正模式无效
| 申请号： | 02801354.9 | 申请日： | 2002-04-12 |
| 公开（公告）号： | CN1529852A | 公开（公告）日： | 2004-09-15 |
| 发明（设计）人： | S·加皮施;C·P·M·J·巴根;A·G·J·斯伦特;H·－J·格尔克 | 申请（专利权）人： | 皇家菲利浦电子有限公司 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 吴立明;王忠忠 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 系统(70)包括微处理器(74)，一个用于往闪速存储器器件(71)中写数据的数据总线(75)和一个用于从闪速存储器器件(71)中读数据的数据总线(75)，闪速存储器器件(71)包括错误修正编码器(72)、闪速存储器(71)、错误修正解码器(73)、和闪速存储器数据总线，所述数据总线用于互连错误修正编码器(72)、闪速存储器(71)和错误修正解码器(73)。数据在由错误修正编码器(72)处理时被转换为包括状态字(51)、数据字(52)、和冗余字(53)的字。这一方法允许以单一位改变修正错误。 | ||
| 搜索关键词： | 用于 存储器 允许 可更改 改进 错误 修正 模式 | ||
【主权项】：
1.一种系统，包括一个微处理器(74；84)、一个用于往闪速存储器器件(71，72，73；90)中写数据的数据总线(75；91)和一个用于从闪速存储器器件(71，72，73；90)中读数据的数据总线(75；91)，闪速存储器器件(71，72，73；90)包括：-错误修正编码器(72；82)-闪速存储器(71；81)；-错误修正解码器(73；82)-闪速存储器数据总线，用于互连错误修正编码器(72；82)、闪速存储器(71；81)和错误修正解码器(73；82)；-数据在由错误修正编码器(72；82)处理时被转换为包括状态字(51)、数据字(52)、和冗余字(53)的字。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家菲利浦电子有限公司，未经皇家菲利浦电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02801354.9/，转载请声明来源钻瓜专利网。
- 上一篇：为任务分配预算的方法和系统
- 下一篇：可编程逻辑设备上的错误检测
