[发明专利]采用衬底沟槽的非易失性存储单元

摘要

对闪速EEPROM分裂沟道单元阵列的几个实施例进行了说明，它沿衬底上的沟槽侧壁设置第一选择晶体管的沟道，从而减小单元面积。成型选择晶体管栅作为字线的一部分，而且选择晶体管栅向下延伸到沟槽内，在沟槽侧壁沟道部分与选择栅之间电容耦合。在一个实施例中，沿行在每隔一个浮栅的浮栅之间成型沟槽，这两个沟槽侧壁提供相邻单元的选择晶体管沟道，而且公共源漏扩散位于沟槽底部。第三栅提供擦除能力或导引能力。在另一个实施例中，沿行在每个浮栅之间成型沟槽，源漏扩散沿沟槽底部延伸并沿沟道的一个侧壁向上延伸，而沟道的其对面侧壁是单元选择晶体管的沟道。在另一个实施例中，双浮栅存储单元的选择晶体管栅延伸到衬底上的沟槽或槽内以在减小单元表面尺寸时延长选择晶体管沟道。还披露了制造这种闪速EEPROM分裂沟道单元阵列的各种技术。

主权项

1.在以行和列成型在半导体衬底上、具有在单元列与在单元行上延伸的字线之间延伸的细长形源漏扩散的非易失性存储单元的阵列中，其中各单元具有：第一沟道段，位于衬底上的相邻源漏扩散之间，受控于至少一个存储元件；以及第二沟道段，受控于字线中的一个的选择栅部分，一种改进型结构，包括：沟槽，其作为单元的一部分成型在半导体衬底上，各单元的所述第二沟道部分沿至少一个沟槽的侧壁被设置，而选择栅位于该沟槽内，相邻单元的源漏扩散元件以及第一和第二沟道段，其以常规非镜像方式以横跨阵列通过这些元件的方向被成型，以及细长形第三栅，其在阵列上沿存储元件延伸并与该存储元件电容耦合。