[发明专利]CPU安全之提升方法有效
| 申请号： | 02803824.X | 申请日： | 2002-01-16 |
| 公开（公告）号： | CN1486458A | 公开（公告）日： | 2004-03-31 |
| 发明（设计）人： | H·哈特利布;H·塞德拉克;F·克鲁格 | 申请（专利权）人： | 因芬尼昂技术股份公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 吴立明;张志醒 |
| 地址： | 德国*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示的一种方法中，系使用包括提取阶段(1)、译码阶段(2)、执行阶段(3)及写回阶段(4)的管线。写回阶段包含至少一个寄存器(41)，其使用不会导致CPU之任何状态的改变，以及包含至少一个寄存器(42)，其使用会导致CPU的状态改变。根据本发明，至少一个随机选择码序列会于译码阶段中插入，以作为保持位置码序列或虚设码序列，而使得藉由DPA的攻击变得较为困难。 | ||
| 搜索关键词： | cpu 安全 提升 方法 | ||
【主权项】：
1.一种提升中央处理单元(CPU)安全之方法，该CPU中系使用一管线，具有至少一解码阶段(2)，以及一写回阶段(4)，该写回阶段(4)包含至少一第一寄存器(41)，其使用不会导致该CPU之任何状态的改变，以及包含至少一第二寄存器(42)，其使用会导致该CPU的状态改变，该方法的特征为至少一不会使该CPU的状态改变之随机选择码序列系安插於该解码阶段(2)中，当作保持位置码序列或虚设码序列，并且对於每次执行一特定程式，会存在额外的装置，用以确保会选择到用来当作保持位置码序列或虚设码序列的一随机码序列，以获得一程式执行时问，其不同於先前程式於各情况所执行的时间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司，未经因芬尼昂技术股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02803824.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种用于间接爬行的系统和过程
- 下一篇：单指令多数据路径处理器结构的分支处理
