[发明专利]用于校正并行/串行接口中的波动的缓冲网无效
| 申请号： | 02804290.5 | 申请日： | 2002-02-15 |
| 公开（公告）号： | CN1509440A | 公开（公告）日： | 2004-06-30 |
| 发明（设计）人： | 格里戈里·J·曼 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06F13/10 | 分类号： | G06F13/10 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 吴丽丽 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于输入/输出接口的弹性型先进先出(FIFO)缓冲器网络，使得高链路层时钟频率被赋予这些“并行－串行”高速链路接口的固定发送时钟频率。该网络尤其可以应用于InfiniBand型硬件内的接口部件。 | ||
| 搜索关键词： | 用于 校正 并行 串行 接口 中的 波动 缓冲 | ||
【主权项】：
1.一种用于在并行-串行体系结构中的传输媒体与处理器之间提供通信的核心，所述核心包括：逻辑层；至少一个串行通路，用于将所述逻辑层连接到所述传输媒体；以及至少一个缓冲器，插入每个串行通路中，其中每个缓冲器对所述传输媒体内的波动进行校正，并改变沿所述串行通路处理的信号的频率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02804290.5/，转载请声明来源钻瓜专利网。
