[发明专利]具有垂直超薄体晶体管的可编程存储器的寻址和译码器电路

摘要

本发明提供用于可编程存储器的寻址和译码器电路的结构和方法。存储器寻址和译码器电路包括多条地址线和多条输出线，由此地址线和输出线形成一个阵列。多个垂直柱体在输出线和地址线交叉处从半导体衬底向外延伸。每个柱体包括由氧化层分隔的单晶的第一接触层和第二接触层。靠近该多个垂直柱体选择性地设置多个单晶的超薄垂直浮栅晶体管。每个单晶的垂直浮栅晶体管包括耦连到第一接触层的超薄单晶垂直的第一源/漏区、耦连到第二接触层的超薄单晶垂直的第二源/漏区、以及与氧化层相对设置并耦连第一和第二源/漏区的超薄单晶垂直体区。浮栅与超薄单晶垂直体区相对。多条地址线的每一条地址线作为一个控制栅、设置在柱体的行之间并与单晶垂直浮栅晶体管的浮栅相对。

主权项

1.一种用于存储器装置的译码器，包括：多条地址线；多条输出线；其中该地址线和该输出线形成一阵列；以及多个垂直柱体，在输出线和地址线的交叉处从半导体衬底向外延伸，其中每个柱体包含由氧化层隔离的单晶第一接触层和第二接触层；多个单晶超薄垂直浮栅晶体管，它们相邻多个垂直柱体选择地设置，其中每个单晶垂直浮栅晶体管包含：耦连到该第一接触层的超薄单晶垂直的第一源/漏区；耦连到该第二接触层的超薄单晶垂直的第二源/漏区；和超薄单晶垂直体区，其面对该氧化层并耦连第一和第二源/漏区；和面对该超薄单晶垂直体区的浮栅；多条埋置的源线，该源线由单晶半导体材料形成并设置在该阵列中的该柱体之下，用于与该阵列中的柱体的第一接触层形成互连；以及其中该多条地址线的每一条地址线设置在该柱体的行之间并面对该单晶的垂直浮栅晶体管的浮栅并用作一个控制栅。